

**CENTRO DE INVESTIGACIÓN Y DE ESTUDIOS AVANZADOS
DEL INSTITUTO POLITÉCNICO NACIONAL**

UNIDAD D. F.
DEPARTAMENTO DE INGENIERÍA ELÉCTRICA
SECCIÓN DE ELECTRÓNICA DEL ESTADO SÓLIDO

**Sensor de imagen CMOS con procesamiento pulsado probabilístico,
orientado hacia prótesis de retina**

Tesis que presenta

M. en C. Gelacio Castillo Cabrera

Para obtener el grado de

Doctor en ciencias

En la especialidad de

Ingeniería Eléctrica

Directores de Tesis:

Dr. M. Alfredo Reyes Barranca

Dr. Jair García Lamont

DEDICATORIA

A DIOS POR HABERME PERMITIDO LLEGAR A ESTA ETAPA

A mis Hijos

Diego Dulio Castillo Jiménez
Patricia Lorena Castillo Jiménez

A mi Esposa por las ya no pocas batallas que ha dado a mi lado
M. en C. M. Patricia Jiménez Villanueva

A la memoria inmaculada de mis padres que desde el cielo están presenciando esta etapa

Ernesto Castillo Martínez
Carmen Cabrera Luna

A mis hermanos del alma

Maria Elena, Ernesto, José Luis, Juan José, Guadalupe y Gloria del Carmen

Y a los que ya se fueron
Eleuterio, Gabriel y Lauriano

A mis tíos
Concepción Cabrera Luna
Carmen Espinosa

AGRADECIMIENTOS

A mis directores de Tesis

Dr. Jair García Lamont
Dr. M. Alfredo Reyes Barranca
Por su enorme paciencia

A los Doctores

Dr. José Antonio Moreno Cadenas
Dr. Felipe Gómez Castañeda
Dr. Ramón Peña Sierra
Dr. M. Alfredo Reyes Barranca

Por haberme aceptado en el programa de Doctorado de la
Sección de Electrónica del Estado Sólido

Al Ing. Apolinar Francisco Cruz Lázaro
Director de mi centro de adscripción
ESCOM

A todo el muy valioso y profesional staff del laboratorio de VLSI
M. en C. Luis Martín Flores Nava
Dr. Oliverio Arellano Cárdenas
Ing. Emilio Espinosa García
Ing. Miguel Avendaño

A el

Dr. Yasuhiro Matsumoto Kuwahara
Por sus profesionales y muy valiosos comentarios

A la
Sec. Yesenia Cervantes

ESPECIALMENTE

Al Consejo Nacional de Ciencia y Tecnología (CONACYT)
Al Instituto Politécnico Nacional (IPN)
A la ESCOM

M. en C. Sergio Garduza, profesor de UPIITA
Colega de generación

**Sensor de imagen CMOS con procesamiento pulsado probabilístico,
orientado hacia prótesis de retina**

INDICE TEMÁTICO

INTRODUCCIÓN	1
I.1 Presentación	1
I.2 Discapacidad auditiva.	1
I.3 Discapacidad visual	4
I.3.1 Cataratas	6
I.3.2 Errores de refracción	7
I.3.3 Glaucoma	7
I.3.4 Degeneración macular relacionada con la edad	8
I.3.5 Retinopatía diabética	9
I.3.6 Retinitis pigmentaria	10
I.3.7 Ceguera cortical	10
I.4 Justificación	12
I.5 Cuerpo de la tesis	13
I.6 Referencias	13
CAPÍTULO 1	17
LA RETINA: ARQUITECTURA Y PROCESAMIENTO	17
1.1.1 Justificación	17
1.1.2 Campos receptivos	18
1.2 Arquitectura de la retina	25
1.2.1 Campos receptivos	27
1.3 El modelo de los campos receptivos	30

1.3.1	Centros ON de respuesta sostenida	30
1.3.2	Centros ON de respuesta transitoria	33
1.3.3	Centros OFF de respuesta sostenida	34
1.3.4	Centros OFF de respuesta transitoria	36
1.3.5	Intervalo de frecuencias de operación	37
1.4	Conclusiones	37
1.5	Referencias	38
CAPÍTULO 2		45
PRÓTESIS, IMPLANTES DE RETINA Y SENSORES DE IMAGEN		45
2.1	Introducción	45
2.2	Implante Retinal	46
2.2.1	Epiretinal	46
2.2.2	Subretinal	47
2.2.3	Supracoroidal	48
2.2.4	Comparativa de prótesis de retina	49
2.3	Implantación crónica	51
2.4	Implantación cortical	52
2.4.1	Arquitectura de la corteza visual	52
2.4.2	Implante cortical	55
2.4.3	Implante cortical cableado	56
2.4.4	Implante cortical inalámbrico	56
2.5	Sensores de imagen para implante retinal	57
2.5.1	Implantes epiretinales	57
2.5.2	Implantes supracoroidales	58
2.5.3	Implantes subretinales	58
2.6	Sensores de imagen CMOS para implantes subretinales	59
2.6.1	Implantes subretinales de procesamiento mezclado, analógico con digital	59
2.7	Conclusiones	63
3.8	Referencias	64

CAPÍTULO 3	73
CARACTERIZACIÓN DE DISPOSITIVOS EN EL DISEÑO UNO	73
3.1 Introducción	73
3.2 Diseño de la Arquitectura	75
3.2.1 Tamaño de los dispositivos	78
3.2.2 Diseño del amplificador	79
3.2.3 Layout del amplificador en un arreglo	83
3.3 Fabricación y Caracterización	87
3.3.1 Calibración del amplificador	88
3.3.2 Respuesta en el dominio del tiempo	89
3.3.3 Respuesta espectral	91
3.4 Discusión de resultados	95
3.4.1 Crosstalk óptico lateral	96
3.4.2 Crosstalk eléctrico lateral	97
3.4.3 Crosstalk eléctrico vertical	98
3.4.4 Dispositivos tapados y no tapados	99
3.5 Conclusiones	100
3.6 Referencias	101
CAPÍTULO 4	103
DISEÑO DEL PROTOTIPO DE PRÓTESIS DE RETINA	103
4.1 Introducción	103
4.1.1 Señales analógicas	103
4.1.2 Procesamiento de imagen basado en pulsos aleatorios	104
4.1.3 Procesamiento paralelo	105
4.2 Procesamiento pulsado	105
4.2.1 Comparación con otros tipos de procesamiento	106
4.3 Modelo matemático de los campos receptivos	107
4.3.1 Campos receptivos “centros ON” con respuesta sostenida	107
4.3.1.1 Principios de operación	108

4.3.2	Campos receptivos “centros OFF” con respuesta sostenida	110
4.3.3	Campos receptivos “centros ON” con respuesta transitoria	112
4.3.4	Campos receptivos “centros OFF” con respuesta transitoria	113
4.3.5	Simulación en Matlab Simulink de “centros ON”	114
4.3.6	Interpretaciones	121
4.4	Arquitectura general del sistema	122
4.4.1	Expectativas	122
4.4.2	Metodología de diseño	123
4.4.3	Diagrama general a bloques	123
4.5	Diseño electrónico	124
4.5.1	Características del diseño analógico	124
4.5.2	Tecnología CMOS de 0.5 μ m	125
4.5.3	Arquitectura del circuito de fototransducción	126
4.5.3.1	Fototransducción de respuesta sostenida	128
4.5.3.2	Fototransducción de respuesta transitoria	131
4.5.4	Arquitectura para el circuito sináptico	135
4.5.4.1	Neurona FGMOS	135
4.5.5	Comparador	148
4.5.6	Generador de espigas	153
4.5.6.1	Sub-bloque de control de frecuencia y de ancho de pulso	154
4.5.6.2	Sub-bloque del oscilador núcleo	156
4.5.7	Sub-bloques de acoplamiento	159
4.5.7.1	Acoplamiento transistor FGMOS-Comparador	160
4.5.7.2	Acoplamiento Comparador-Oscilador	161
4.5.8	Arquitectura completa del sistema	163
4.6	Diseño Layout	164
4.6.1	Metodología de diseño	165
4.6.2	Layout del módulo SUBCKT-PIX5	168
4.6.2.1	Celda de la estructura fototransistor	168
4.6.2.2	Módulo de control	169
4.6.2.3	Módulo del circuito transductor	169

4.6.2.4 Celda completa del módulo SUBCKT-PIX5	170
4.6.3 Layout del módulo FGNMOS	171
4.6.4 Layout del módulo SUBCKT MATCH-00	172
4.6.5 Layout del módulo COMPARADOR	173
4.6.6 Layout del modulo SUBCKT BUF-03	174
4.6.7 Layout del módulo SUBCKT OSCILADOR	175
4.6.7.1 Celda de control	175
4.6.7.2 Celda del núcleo del oscilador	177
4.6.7.3 Celda completa del oscilador	178
4.6.8 Celda del Píxel Completo	178
4.6.9 Celda de una matriz de 3x3	180
4.6.10 Diseño Layout Completo	181
4.7.1 Simulación del sistema para el caso respuesta sostenida	182
4.7.2 Sumulación del sistema para el caso respuesta transitoria	184
4.8 Conclusiones	185
4.9 Referencias	187
CAPÍTULO 5	189
CARACTERIZACIÓN DEL CIRCUITO FABRICADO DOS	189
5.1 Introducción	189
5.1.1 Prueba de fallos	192
5.2 Caracterización de la neurona FGNMOS	193
5.2.1 Mediciones en el dominio del tiempo	194
5.2.2 Mediciones paramétricas	197
5.2.3 Φ_{FG} de salida contra Φ_{FG} de entrada	198
5.3 Fototransductor	201
5.4 Oscilador	203
5.5 Discusión de resultados	209
5.6 Referencias	211

CAPÍTULO 6	213
CONCLUSIONES GENERALES	213
6.1 Las aportaciones del trabajo	213
6.2 Trabajos futuros	214
6.3 Productos publicados y congresos	215

INTRODUCCIÓN GENERAL

I.1.- Presentación

La presente tesis se sustenta en el trabajo desarrollado para obtener un prototipo de prótesis de retina. El prototipo está basado en un sensor de imagen con procesamiento pulsado probabilístico, diseñado en tecnología CMOS. El trabajo tiene como antecedente tres temas muy amplios, a saber; (a) Sensores de imagen basados en dispositivos ópticos CMOS, (b) Neurofisiología experimental de la retina, en el ojo humano y (c) Estado del arte del concepto de “prótesis de retina”.

El término “procesamiento probabilístico”, se debe a la naturaleza aleatoria de las señales analógicas involucradas en el procesamiento. La expresión “procesamiento pulsado” tiene su origen en el enfoque biológico, esto es, la retina envía al cerebro, a través del nervio óptico, una señal codificada en pulsos analógicos (señal pulsada). El conjunto de señales pulsadas enviadas al cerebro, a través de cada una de las fibras del nervio óptico, es portador de las imágenes observadas por la mayoría de los vertebrados.

Esta Introducción General de la tesis apunta hacia dos objetivos principales; en primer lugar establecer el contexto anatómico, es decir, antecedentes acerca de la ubicación de la retina en el globo ocular, y en segundo término, las razones por las cuales se propuso como objetivo el diseño de una prótesis de retina, relacionado con el creciente número de discapacidades visuales a nivel mundial.

I.2.- Discapacidad auditiva.

De acuerdo con estadísticas publicadas por la Organización Mundial de la Salud (OMS) , existen millones de personas en el mundo con discapacidades en los órganos de los sentidos, principalmente del oído y la visión [0.1].

En el 2005, 278 millones de personas tenían de moderado a profundo deterioro en su sistema de audición. Tal deterioro es originado por diversas causas, por ejemplo, (a).- enfermedades infecciosas contraídas en cualquier etapa de la vida, (b).- episodios

anormales o trastornos durante el nacimiento, (c).- origen genético, (d).- consumo inapropiado de medicamentos o drogas por parte de la madre durante el embarazo o en periodo de lactancia [0.1].

La mitad de todos estos casos son evitables por medio de la prevención. Las consecuencias van desde un deterioro en el nivel de vida de los pacientes, hasta una dependencia total.

Actualmente se producen prótesis o “sistemas de ayuda auditiva” orientadas a resolver parcialmente el problema. Con estos, el paciente recupera débilmente el oído. Una desventaja de estos sistemas es el alto costo, motivo por el cual se tiene una cobertura o alcance de sólo el 10% de toda la población mundial con el padecimiento.

Instituciones educativas de elevado prestigio y empresas desarrolladoras, están dedicando esfuerzos y recursos para obtener mayor número de implantes artificiales en personas con ciertas discapacidades. El reto no solo es incrementar el número de implantes, sino hacerlos más eficientes.

De acuerdo con el diccionario de la lengua española, una *prótesis* es una extensión artificial que reemplaza o sustituye una parte o función del cuerpo que falta por diversas razones. Una prótesis es *implantada* o implementada siguiendo cierto protocolo. Por lo anterior, en esta tesis se usarán indistintamente los términos “prótesis” e “implante”.

En este apartado, no se describirá a profundidad una categorización acerca de la discapacidad auditiva. Lo importante es dejar claro que existen prótesis auditivas y también mencionar algunos de los principales fabricantes.

Como ejemplos se pueden citar:

- a).- Prótesis de la cóclea (en el oído interno).
- b).- Prótesis vestibular (en el oído interno).

En la Figura 0-1, se muestran los elementos principales del sistema de audición humano, algunos de ellos han sido objeto de numerosos estudios orientados al desarrollo de prótesis. En el oído interno se localiza el órgano llamado “cóclea”, dentro de la cual se localizan transductores que convierten el sonido a señales eléctricas. En el proceso de

transducción, el “vestíbulo” juega un papel importante para la detección de la dirección de los sonidos. Las señales eléctricas son enviadas al cerebro a través de los nervios coclear y vestibular.




Figura 0-1.- Sección transversal del oído humano

El implante coclear es un producto encaminado a restablecer la audición de aquellas personas cuya sordera sea causada por la destrucción de las células transductoras de la cóclea. El implante *ayuda* al restablecimiento de la audición estimulando mediante señales eléctricas directamente a las células ganglionares, en el nervio auditivo (coclear y/o vestibular), encargadas de transmitir la información codificada al cerebro.

Las tres compañías principales, calificadas como fabricantes en el mundo son:

(i).- **Advanced Bionics:** Manufacturers the Clarion implant devices.

<http://www.advancedbionics.com/>

(ii).- **Cochlear Corporation:** Manufacturers the Nucleus devices.

<http://deafness.about.com/od/manufacturers/p/cochlearcorp.com>

(iii).- **Med-El:** Manufacturers the Combi 40+devices.

<http://deafness.about.com/od/manufacturers/p/medel.htm>

En Estados Unidos de Norte América el costo oscila entre USD\$ 45,000 y USD\$ 100,000, lo cual incluye gastos por:

Evaluación de la cirugía.

La cirugía en sí misma.

El hardware (dispositivo o prótesis).

Hospitalización.

Rehabilitación

Y en algunos casos seguros.

Como se puede deducir fácilmente, la microelectrónica está fuertemente involucrada en el desarrollo de este tipo de prótesis. Es por eso que se dedican grandes esfuerzos para desarrollar y optimizar este tipo de aparatos.

I.3.- Discapacidad visual

En el tema de la discapacidad visual, existe una amplia diversidad de causas. Como consecuencia se tienen padecimientos cuya frecuencia e importancia han sido ordenados, por la Organización Mundial de la Salud (OMS), de acuerdo con estadísticas como la que se muestra en la Figura I-2.




Figura 0-2.- Datos de padecimientos ópticos. OMS (WHO), Boletín de enero del 2008 [0.2]

En la Figura 0-3, se muestran los elementos principales que forman al globo ocular humano. La retina, como se puede observar en esta figura, es una capa ubicada en la parte posterior del globo ocular, es una subcapa del tejido nervioso posterior del ojo. Está formada por fotorreceptores y se localiza en la frontera con la capa coroidal. La coroides es

una capa vascularizada que provee de los nutrientes necesarios para las células de la retina. El epitelio pigmentario se localiza en la coroides (Figura I-4), en la frontera con la retina. Hay dos tipos de fotorreceptores, unos llamados conos y otros llamados bastones. La “mácula” es la región de la retina donde son enfocados los rayos de luz provenientes desde el exterior. La región central de la mácula, una pequeña sección convexa cuyo radio de curvatura es mucho menor que el del globo ocular, es llamada “fóvea”. La fóvea está formada principalmente por conos. Una explicación más detallada de la retina es dada en el Capítulo 2 de esta tesis. Por lo pronto, para establecer el contexto correspondiente al tema de la tesis es suficiente localizar las partes principales del ojo humano.




Figura 0.3.- Sección transversal del globo ocular humano

Continuando con la cita de la OMS, en el mundo hay aproximadamente 314 millones de personas con discapacidad visual, 45 millones de las cuales son completamente ciegas. La mayoría de las personas con tal discapacidad tienen edad avanzada, y el riesgo es mayor para las mujeres a todas las edades y en todo el mundo. El número de personas ciegas debido a enfermedades infecciosas ha disminuido mucho, pero la disfunción visual relacionada con la edad va en aumento. Los estudios realizados, de acuerdo con la cita, revelan sistemáticamente que las mujeres corren mayor riesgo que los hombres de sufrir discapacidad visual, cualquiera que sea la región del mundo y la edad [0.2].




Figura 0-4.- Células de la retina y ubicación del epitelio pigmentario

La ceguera infantil sigue siendo un problema importante que afecta a más de 12 millones de niños en todo el mundo. La corrección de los errores de refracción podría devolver una visión normal a muchos de estos niños.

La distribución mundial de las principales causas de ceguera, según la OMS, por orden de frecuencia, de acuerdo con la Figura 0-2, son las siguientes:

I.3.1.- Cataratas

Opacidad del lente (cristalino), o pérdida de transparencia de éste, que impide el paso de la luz. El término proviene de la palabra latina *cataracta* que a su vez proviene del término griego *katarektes*, y que significa; cascada, caída y colapso [0.3 a 0.4].

I.3.2.- Errores de refracción

La refracción es el cambio en la dirección de la luz al pasar a través de un objeto hacia otro. La visión ocurre cuando los rayos de luz se desvían (son refractados) al pasar a través de la córnea y el lente. De esta forma la luz es enfocada sobre la retina. La retina transforma la luz en impulsos eléctricos codificados que se envían al cerebro a través del nervio óptico. El cerebro

decodifica (interpreta) estos mensajes, convirtiéndolos en las imágenes que vemos. Los tipos más tradicionalmente conocidos de errores de refracción son: (i).- **miopía**.- la luz es enfocada en un punto ubicado enfrente de la retina, dentro del humor vítreo. Los objetos cercanos se ven con claridad mientras que los objetos lejanos se ven borrosos. El globo del ojo es demasiado largo desde la parte frontal a la posterior en comparación con el radio de curvatura de la córnea, o la córnea está demasiado curvada, y los rayos provenientes de un objeto en el infinito se enfocan enfrente de la retina (Figura I-3). (ii).- **hipermetropía**.- la luz es enfocada detrás de la retina. El globo del ojo es demasiado corto o la córnea no posee suficiente curvatura, y la imagen de un objeto infinitamente lejano se forma detrás de la retina. Los objetos suelen verse borrosos a cualquier distancia. (iii).- **astigmatismo**.- se refiere a un defecto en el cual la superficie de la córnea, no es esférica sino que está más curvada en un plano que en otro; como resultado las líneas horizontales pueden verse en un plano diferente que las líneas verticales [0.5 a 0.7].

I.3.3.- Glaucoma

Enfermedad caracterizada por una elevación de la presión intraocular hasta un nivel que produce un daño irreversible en las fibras del nervio óptico. Las fibras del nervio óptico, se dañan cuando la presión intraocular se eleva por encima de un nivel umbral el cual es variable de unos individuos a otros. Si la situación de presión elevada se mantiene durante mucho tiempo, o alcanzan cifras exageradamente altas, las fibras del nervio óptico se pueden dañar de forma irreparable, es decir, la pérdida de visión se hace irreversible. Cuando la totalidad de las fibras se han dañado, se pierde por completo la capacidad de transmitir imágenes al cerebro, llegando a una ceguera total [0.8].

Los vasos sanguíneos que alimentan a las fibras del nervio óptico son obstruidos, si se padece de una presión intraocular alta, causando la muerte de las fibras del nervio óptico. Este daño es irreparable, el nervio óptico es parcialmente interrumpido, degradándose la señal enviada al cerebro y en consecuencia perdiéndose parcialmente la visión. Cuando el nervio óptico es interrumpido totalmente se llega a una ceguera total.

La presión intraocular se incrementa porque son obstruidos los conductos de drenaje ubicados cerca del cuerpo ciliar [0.9 a 0.10].

Aunque se trata de una enfermedad multi-causal, se mencionan como factores de riesgo: hipertensión, tabaquismo, diabetes y edad avanzada; se calcula que entre 2 y 4% de la población mayor de 40 años la padece, aunque también ocurre el glaucoma congénito y puede presentarse en cualquier edad.

El pronóstico hasta hace algunas décadas, no era favorable, para una óptima visión, pero actualmente, se cuenta con múltiples medicamentos y novedosas técnicas de cirugía con las cuales se logran muy buenos resultados.

La cirugía del glaucoma (trabeculoplastia) se lleva a cabo con un equipo láser de argón o Nd y AG. Se trata de un láser que se aplica a la red trabecular para estimular la apertura de los conductos y así aumentar el flujo de líquido acuoso. La iridectomía periférica, también con láser, se usa en pacientes con glaucoma de ángulo cerrado. En ella, el láser apunta al iris para hacer una obertura en él. Esto abre una nueva vía por la cual el fluido puede pasar cuando la pupila dilatada se obstruye [0.10 a 0.12].

1.3.4.- Degeneración macular relacionada con la edad

Enfermedad que produce una pérdida del campo de visión central. La degeneración macular es una enfermedad degenerativa en la retina que produce la pérdida progresiva de la visión central. La mácula es la porción central de la retina, encargada de percibir los detalles visuales finos. Se encuentra formada sólo por fotorreceptores llamados conos. La pérdida de la visión central por degeneración macular ocurre cuando las células fotorreceptoras (conos) de la mácula se degeneran. La enfermedad se caracteriza por la pérdida gradual del epitelio pigmentario, el cual hace posible la correcta operación de los fotorreceptores (conos), bajo el área macular. Esto lleva al desarrollo de parches que lentamente van creciendo y colapsándose, conformando un área retinal donde, por transparencia, es posible visualizar los vasos coroides e incluso la esclera (Figura 0-5). Clínicamente se observa una zona más clara que el resto de la retina, a veces blanquecina. Incluso, es frecuente observar algunas zonas de la esclera afectadas, esto es posible debido a ventanas transparentes de la retina que corresponden a áreas de afectación del epitelio pigmentario retiniano.




Figura 0-5.- Degeneración macular asociada con la edad [0.13]

La capa del epitelio pigmentario es esencial para el mantenimiento de los fotorreceptores, su pérdida genera consecuentemente una disminución de ellos, con pérdida de la capacidad visual resultante. El daño, así descrito, tiende a comprometer ambos ojos en más de la mitad de los casos [0.13]. Algunos estudios sugieren como causa, la carencia o falta de agentes antioxidantes (zeaxantina y luteína) junto con algunos metales como el zinc [0.14 a 0.15]. Estas sustancias también reciben el nombre de pigmentos, los cuales se encuentran en el epitelio pigmentario retiniano.

Los padecimientos de la Figura 0-2 cuyos nombres son; “opacidad de la córnea”, “Tracoma” y “Oncocercosis”, no serán discutidos en esta tesis por no estar relacionados con la retina del ojo.

1.3.5.- Retinopatía diabética

La Retinopatía diabética se caracteriza por lesiones y obstrucciones tanto de vasos sanguíneos como de vasos en la retina, asociados con otros líquidos. Se presenta en personas con diabetes mellitus, por el engrosamiento de las membranas capilares que

producen filtración de líquidos y lípidos. Al engrosamiento de las membranas van asociados lesiones y obstrucciones así como sangrado intraocular y desprendimiento de la retina. Además, dependiendo del grado de avance de la enfermedad, hay crecimiento de tejido fibroso en las zonas sensibles de la retina, tejido fibroso no fotosensible. Sumado al desprendimiento de la retina, en etapas avanzadas de la enfermedad, la visión se deteriora, pues las imágenes enviadas al cerebro pierden resolución haciéndolas borrosas [0.16].

I.3.6.- Retinitis pigmentaria

Con frecuencia la Retinitis Pigmentaria o Pigmentosa, también puede ser referida con el nombre de Retinopatía Pigmentaria, pues su origen se halla en un desorden en el epitelio pigmentario. En la retina aparecen puntos oscuros. Los puntos oscuros indican que algunas regiones de la retina han sido afectadas. Las regiones afectadas consisten principalmente de fotorreceptores, conos o bastones. Con este tipo de afectación, los conos y/o bastones, no pueden responder apropiadamente a estímulos visuales y como consecuencia adicional causan pérdida progresiva de la visión. Los síntomas pueden ser los siguientes: Dificultad para ver con bajos niveles de iluminación; Reducción del campo visual, anomalía algunas veces referida como “visión túnel”. Significa que las células afectadas son principalmente bastones y algunos conos de la periferia de la mácula. Uno de los posibles orígenes de la degeneración macular por retinitis pigmentaria, es genético. Es decir, la retinitis pigmentaria o pigmentosa no es un tipo de infección, aparentemente, más bien es un desorden característico hereditario [0.17 a 0.22]. La tasa mundial de personas con impedimento visual por retinitis pigmentaria es de 1:4000, es decir aproximadamente 5000 ciudadanos con el padecimiento, lo que también equivale a entre 0.025% y 0.05% del total mundial de personas con discapacidad visual [0.23].

I.3.7.- Ceguera cortical

Este padecimiento recientemente ha recibido los nombres de Impedimento Visual Neurológico ó Impedimento Visual Cortical. Se refiere a una afectación o daño al cerebro y no al ojo. La parte del cerebro dañada, en su estado normal se ocupa de la integración y

procesamiento de la información recibida desde el ojo. El “impedimento Visual Neurológico” puede ir desde un impedimento temporal hasta uno permanente. Se divide en tres categorías específicas: *impedimento visual cortical*, *maduración visual tardía* y *ceguera cortical*. Estas divisiones se hacen de acuerdo al área del cerebro que ha sido afectada dentro de la corteza visual [0-24]. La ceguera cortical se debe a una destrucción parcial o total de la “**corteza visual**”. La ubicación de esta zona se muestra en la Figura I-6.




Figura I-6.- Sistema visual humano (optic pathway)

Las Figuras I-6 y I-7 ilustran la ubicación, en el cerebro, del sistema visual humano




Figura I-7.- Ubicación del sistema visual humano, dentro del cerebro

Para concluir, se aprecia que al igual que con la audición, la visión procesa señales eléctricas relacionadas con imágenes captadas por el ojo. Por lo tanto, también en este caso el estado del arte de la microelectrónica es base fundamental para el desarrollo de prótesis cuyo objetivo es remediar la mayoría de los padecimientos ópticos.

I.4.- Justificación

La constante evolución de los dispositivos electrónicos se retroalimenta de las nuevas aplicaciones que van surgiendo cada día. Muchas de esas aplicaciones están enfocadas al entretenimiento y las comunicaciones. Sin embargo existen también equipos muy avanzados y muy exitosos orientados al diagnóstico clínico tales como; tomografía, ultrasonido, imagenología, resonancia magnética, así como de investigación.

Por otra parte, si bien el campo del arte de los sensores de imagen se encuentra actualmente ampliamente desarrollado, existen aplicaciones con fuertes obstáculos para su implementación. Tal es el caso de los implantes oculares, específicamente las prótesis de retina.

Como se verá en el Capítulo 2 de esta Tesis, los modelos más recientes de arquitecturas para prótesis de retina consisten en tres unidades principalmente, como se ilustra en la Figura 0-8.




Figura 0-8.- Unidades principales en un sistema de prótesis de retina

Las unidades de captura y procesamiento son actualmente unidades colocadas en el exterior del ojo.

La motivación original que dio lugar al tema de esta Tesis fue la inquietud por desarrollar aplicaciones novedosas que produzcan beneficios al ser humano. Particularmente el diseño de circuitos integrados con enfoque hacia sensores de imagen con aplicaciones de prótesis de retina.

Lo novedoso del tema propuesto se basa en hacer procesamiento local. Hacer captura de imagen, procesamiento y estimulación en el mismo chip y en el mismo pixel. Ello implica hacer procesamiento que involucre la menor cantidad de transistores, sin usar el concepto de conversión analógico a digital. Además el procesamiento debe ser en tiempo real.

Por supuesto que una idea colateral es abrir una línea de investigación que involucre, no solo sensores de imagen con nuevas aplicaciones, sino también otros tipos de sensores basados en tecnología estándar de fabricación de circuitos integrados.

I.5.- Cuerpo de la tesis

En el Capítulo 1 de la tesis se presentan los modelos que explican el procesamiento de las señales ópticas en la retina, en el contexto del sistema visual óptico. Los modelos están basados en trabajos experimentales clásicos, que datan de los años de 1940 y que han sido confirmados en los años recientes.

En el Capítulo 2, se presenta el estado del arte en lo que respecta al tema de las prótesis de retina. Se explican los tipos de prótesis y metodología de su operación.

El Capítulo 3 trata del trabajo experimental realizado para la caracterización de los dispositivos ópticos candidatos a usarse en el prototipo de prótesis planteado en el tema. El contenido de este capítulo forma parte de la primera etapa del trabajo para la obtención de la tesis.

El núcleo del procesador para la prótesis es el tema del Capítulo 4. Se presenta el diseño de la arquitectura, tanto electrónico como a nivel de diseño topológico (Layout).

El Capítulo 5 contiene mediciones realizadas sobre componentes del procesador. Se presentan las principales características de acoplamiento que garantizan la correcta operación del procesador.

Finalmente, el Capítulo 6 presenta las Conclusiones Generales, el trabajo a futuro y los productos generados por esta tesis.

I.6.- Referencias

[0.1].- www.who.org

[0.2].- Global magnitude of visual impairment caused by uncorrected refractive errors in 2004. Serge Resnikoff, Donatella Pascolini, Silvio P Mariotti & Gopal P Pokharel. Bulletin of the World Health Organization, January 2008, 86 (1)

[0.3].- Tratamiento de la catarata en los servicios de atención primaria de la salud. Segunda Edición. Organización Mundial de la Salud (OMS), Ginebra, 1997. ISBN 9243544993. http://www.whqlibdoc.who.int/publications/1996/9243544993_spa.pdf, (La última fecha de acceso fue el 15 de octubre del 2010).

[0.4].- Bulletin of the World Health Organization, Round Table Discussion, Cataract Blindness-the African perspective. David Yorston & Adenike Abiose. Bull World Health Organ vol.79 no.3 Genebra 2001. *Print version* ISSN 0042-9686.

[https://www.who.int/bulletin/archives/79\(3\)257.pdf](https://www.who.int/bulletin/archives/79(3)257.pdf)

[0.5].- Refractive error blindness. Rakhi Dandona & Lalit Dandona. Bulletin of the World Health Organization, 2001, 79 (3). World Health Organization 2001.

[http://www.who.int/bulletin/archives/79\(3\)237.pdf](http://www.who.int/bulletin/archives/79(3)237.pdf)

[0.6].- Uncorrected refractive error: the major and most easily avoidable cause of vision loss. Community Eye Health. Journal Refractive Error. Editorial. Vol. 20, Issue 63, September 2007. International Centre for Eye Health. Vision 2020.

[0.7].- Física Universitaria, Vol. 2. Sears Zemansky, Young Freedman. Addison Wesley Longman 1999.

[0.8]. Glaucoma is second leading cause of blindness globally. André Mermoud, Head of the Glaucoma Unit at the Jules Gonin Eye Hospital at the University of Lausanne, Dr Robert Beaglehole, WHO's Director of Chronic Diseases and Health Promotion in Geneva. Switzerland. Bulletin of the World Health Organization, November 2004, 82 (11).

<http://www.who.int/bulletin/volumes/82/11/en/infocus.pdf>

<http://www.scielosp.org/pdf/bwho/v82n11a19.pdf>

[0.9].- Diagnóstico Precoz del Glaucoma.

www.medicina21.com/doc.php?op=leer&id=734&ant=index

- [0.10].- Diagnóstico precoz del glaucoma. F. M. Honrubia, J. García Sánchez, J. C. Pastor Jimeno. LXXIII Ponencia de la Sociedad Española de Oftalmología. Laboratorios Alcon-Cusi. Sociedad Española de Oftalmología. <http://www.alcon.com/en/index.asp>
- [0.11].- Glaucoma Update. Dr. Jackson Woo. FRCS(Glasg), FHKAM(Ophthalmology) Department of Ophthalmology, Caritas Medical Centre, Hong Kong. Medical Bulletin. Vol. II, No. 2 February 2006. <http://www.fmskh.org/database/articles/625.pdf>
- [0.12].- Anatomía Integral. Patricia Herrera Saint-Leu, Tomás Barrientos Fortes, Rogelio Fuentes Santoyo, Mario Alva Rodríguez. Editorial Trillas. Primera Edición, Septiembre del 2008. ISBN 978-968-24-8358-5.
- [0.13].- Degeneración macular relacionada con la edad. Dr. José Manuel López Astaburuaga. Boletín de la Facultad de Medicina, Volumen 30, No. 1, Año 2005, pp 40-45, Pontificia Universidad Católica de Chile.
<http://escuela.med.puc.cl/publ/boletin/20051/articulo7.pdf>
- [0-14]. Associations between Antioxidant and Zinc Intake and the 5-Year Incidence of Age-Related Maculopathy in the Beaver Dam Eye Study. Gina M. VandenLangenberg, Julie A. Mares-Perlman, Ronald Klein, Barbara E. K. Klein, William E. Brady, and Mari Palta. American Journal of Epidemiology. Vol. 148, No. 2, pp 204-214.
- [0.15].- Diet and risk factors for age-related maculopathy. Eamonn D O'Connell, John M Nolan, Jim Stack, David Greenberg, Janet Kyle, LeighAnne Maddock, and Stephen Beatty. The American Journal of Clinical Nutrition. 2008, Vol. 87, pp. 712-722.
- [0.16].- Guía Clínica. Retinopatía Diabética. Revisión Técnica Sociedad Chilena de Oftalmología. Doctores: Liliana Jadué, Ricardo Agurto, Cristián Carpentier, Germán González, Jaime Mayora, Patricio Meza, Rebeca Vega, Rodrigo Vidal, Dolores Tohá y Patricia Morgado. Gobierno de Chile, Ministerio de Salud, 2006. Pontificia Universidad Católica de Chile.
http://www.redsalud.gov.cl/archivos/guiasges/Retinopatia_Diabetica_definitiva1_2a.pdf
- [0.17].- Understanding Retinitis Pigmentosa. Amanda Openshaw, MS; Kari Branham, MS CGC; John Heckenlively, MD. University of Michigan, Kellogg Eye Center.
www.kellogg.umich.edu, www.blindness.org, www.nei.nih.gov, www.afb.org,
www.brps.org.uk, www.ffb.ca, www.lighthouse.org, www.napvi.org.
- [0.18].- Retinitis pigmentosa and allied diseases: numerous diseases, genes, and inheritance patterns. Human Molecular Genetics, 2002, Vol. 11, No. 10, pp 1219–1227. 2002 Oxford University Press.

[0.19].- HUMAN GENETICS '98: APOPTOSIS, Mechanisms of Cell Death in the Inherited Retinal Degenerations. Gabriel H. Travis. *Am. J. Hum. Genet.* 62:503–508, 1998.

[0.20].- Inherited retinal degenerations: therapeutic prospects. Marie-Noëlle Delyfer, Thierry Léveillard, Saddek Mohand-Saïd, David Hicks, Serge Picaud, José-Alain Sahel. *Biology of the Cell* 96 (2004) 261–269, www.elsevier.com/locate/biocell, Available online at www.sciencedirect.com.

[0.21].- Genetics and Phenotypes of *RPE65* Mutations in Inherited Retinal Degeneration. Debra A. Thompson, Péter Györuös, Laura L. Fleischer, Eve L. Bingham, Christina L. McHenry, Eckart Apfelstedt–Sylla, Eberhart Zrenner, Birgit Lorenz, Julia E. Richards, Samuel G. Jacobson, Paul A. Sieving, and Andreas Gal. *Investigative Ophthalmology & Visual Science*, December 2000, Vol. 41, No. 13.

[0.22].- Perspective on Genes and Mutations Causing Retinitis Pigmentosa. Stephen P. Daiger, PhD; Sara J. Bowne, PhD; Lori S. Sullivan, PhD. *Archive Ophthalmology*, Vol. 125. Feb. 2007. www.archophthalmol.com. American Medical Association.

[0.23].- Population Genetic Studies of Retinitis Pigmentosa. Joann A. Boughman P, Michael Conneally, and Walter E. Nance. *American Journal Human Genetic* 1980, Vol. 32, pp. 223-235. Department of Human Genetics, Medical College of Virginia, Richmond, VA 23298. Department of Medical Genetics, Indiana University School of Medicine, Indianapolis, IN 46202.

[0.24].- Impedimento visual neurológico, Hoja de Datos. San Francisco State University. Servicios de California para la Sordo-ceguera. www.sfsu.edu/~cadbs.

CAPÍTULO 1

LA RETINA: ARQUITECTURA Y PROCESAMIENTO

1.1.1.- Justificación

Un sensor óptico es un dispositivo que convierte energía luminosa en energía eléctrica. Tal es el caso de las uniones entre materiales semiconductores con distinta conductividad basado en silicio. Estas uniones son mejor conocidas como fotodiodos. La magnitud de la corriente eléctrica generada por un fotodiodo es función de la intensidad luminosa que recibe.

Un sensor de imagen es un arreglo de dispositivos o sensores ópticos mediante el cual es posible reproducir una imagen. La calidad de la imagen es función de la densidad de dispositivos ópticos en el arreglo y de la intensidad de luz de la imagen.

Un sensor de imagen orientado hacia prótesis de retina busca emular algunas de las principales funciones de la retina. El objetivo es resolver parcialmente el impedimento visual causado por el deterioro de los fotorreceptores (conos y/o bastones) en la retina. Las enfermedades que producen deterioro en los fotorreceptores, como se describen en la introducción de esta tesis, se identifican con los nombres de; *glaucoma, degeneración macular relacionada con la edad, retinopatía diabética y retinitis pigmentaria.*

La pretensión de emular alguna de las funciones de la retina implica varios desafíos, entre ellos, el de conocer con suficiente aproximación la forma en la que opera la retina del ser humano.

Lo anterior ha motivado llevar a cabo una revisión exhaustiva de los modelos que describen el procesamiento de la retina, seleccionando aquellos que han resistido el paso del tiempo y que actualmente se consideran aceptados por la comunidad de investigadores en neurofisiología. Este Capítulo se ocupa de la revisión de esos modelos.

1.1.2.- Campos receptivos

La naturaleza del ojo humano ha inquietado a muchos investigadores desde tiempos remotos. Las primeras especulaciones fueron emitidas por algunos filósofos desde el siglo XVIII. Por ejemplo, Newton discutió sobre la separación entre los estímulos físicos y las interpretaciones psicológicas. Afirmó que “los rayos, o el hablar apropiadamente, no están coloreados. En ellos no hay otra cosa sino que cierta potencia... para despertar una sensación de éste o de aquel color” [1.1-1.3]. Helmholtz escribió que la circuitería neuronal y la experiencia perceptual están organizadas para *estimar* las señales físicas [1.2-1.3]. Ambas especulaciones apuntan a que el cerebro no necesariamente recibe con precisión una señal sensorial. En principio la señal es aleatoria y ruidosa, sin embargo el cerebro la asocia con patrones preestablecidos, dando la sensación de imágenes o sonidos bien definidos. Los patrones son construidos desde la niñez mediante el proceso de aprendizaje.

Las primeras mediciones fueron, entre otras, realizadas por E.D. Adrian y sus colegas en la segunda mitad de la década de 1920. Desarrollaron y explotaron métodos para registrar la actividad eléctrica de neuronas aisladas en el nervio óptico de cierta especie de anguilas [1.4-1.8].

Basado en los trabajos de Adrian, Hartline midió la respuesta a estímulos ópticos de fibras aisladas del nervio óptico de ranas catesbiana [1.9]. En este trabajo, Hartline reportó los siguientes resultados concretos:

(A).- Fibra “clase A” del nervio óptico: La respuesta al estímulo con luz de la retina consiste de una ráfaga inicial de impulsos, seguidos por una tasa menor a lo largo del estímulo. No hubo respuesta al finalizar la iluminación. Hay una respuesta muy débil, al final del ciclo de iluminación, pero se debe parcialmente a otras fibras. En la Figura 1-1 se muestra este tipo de respuesta, a la que Hartline llamó respuesta tipo “on”.

(B).- Fibra “clase B” del nervio óptico: Se presenta una ráfaga de impulsos, sólo al inicio y al finalizar el estímulo de luz, como se muestra en la Figura 1-2. Respuesta tipo “on-off”.




Figura 1-1.- Hartline 1938: Respuesta a un estímulo, de la fibra clase A (de nervio óptico), en el ojo de la rana catesbiana [1.9]




Figura 1-2.- Hartline 1938: Respuesta al estímulo óptico de la fibra clase B [1.9]

(C).- Fibra “clase C” del nervio óptico. Se presenta una ráfaga de impulsos sólo al finalizar el estímulo de luz, Figura 1-3. Respuesta tipo “off”.




Figura 1-3.- Hartline 1938: Respuesta al estímulo de luz de la fibra clase C [1.9]

En el caso de las mediciones presentadas por Hartline aproximadamente el 20% son del tipo “on”, 50% son del tipo “on-off” y 30% del tipo “off”.

El factor más importante que gobierna la respuesta en fibras aisladas es la intensidad de la iluminación con la cual sea estimulada la retina. En las siguientes Figuras, 1-4, (a), (b), (c) y (d), se observa cómo la variación de la intensidad determina el tipo de respuesta de una

determinada fibra de nervio óptico. Los números -1, -3, -6 y -6.3, son el logaritmo de la intensidad del estímulo de luz.




Figura 1-4.- Hartline, 1938: Mediciones sobre una fibra (axón) “on-off” de nervio óptico de la rana catesbiana. El parámetro es la intensidad de luz [1.9]

Para hacer una lectura rápida de los patrones mostrados en la Figura 1-4, se dan las siguientes precisiones, ilustradas en la Figura 1.5.




Figura 1-5.- Hartline, 1938. Conceptos asociados a las mediciones [1.9]

- i). El eje de las abscisas corresponde a la variable tiempo.
- ii). “*periodo de latencia*” es el intervalo de tiempo comprendido desde que inicia el estímulo de luz hasta que se dispara la neurona.
- iii). “*frecuencia de descarga*” es la frecuencia a la que se descarga la neurona después de la ráfaga inicial y antes de que se inicie el siguiente estímulo.
- iv). “*ráfaga inicial*” es el número de impulsos con el cual se dispara la neurona.

En general, a más alta iluminación se tiene:

- Más corto periodo de latencia de la respuesta
- Más alta la frecuencia de descarga
- Más grande el número de impulsos de la ráfaga inicial.
- Las fibras sólo “on” o sólo “of” responden más débilmente a variaciones de la intensidad del estímulo.

Por otra parte:

- Las fibras con respuesta tipo “off” responden débilmente a variaciones de la luz.
- Las fibras con respuesta tipo “off” son débiles o ausentes para periodos cortos de iluminación.

- Las fibras con respuesta tipo “on” son débiles o ausentes para periodos cortos de oscuridad antes de iniciado el estímulo.

En un trabajo posterior [1.10-1.11], Hartline estableció los siguientes conceptos:

Campo receptivo: Región de la retina la cual debe recibir iluminación a fin de producir una ráfaga de impulsos en una fibra particular del nervio óptico.

Fibra de nervio óptico: Es el axón de una célula ganglionar.

Efecto de superposición: La respuesta de una célula ganglionar es función del número de puntos iluminados dentro de su campo receptivo. Este efecto se ajusta más a una suma o superposición.

Por otra parte, estudios realizados sobre distintas especies de mamíferos no mostraron diferencias importantes en la organización neuronal de la retina, entre las distintas especies estudiadas [1.12].

Nuevas contribuciones surgieron con los trabajos de Kuffler en 1953 [1.13], respecto de la organización neuronal en la retina de gatos. Las principales contribuciones son las siguientes:

- Un campo receptivo está compuesto por dos regiones concéntricas cerradas. A la región central le llamó “centro” mientras a la región anular o exterior le llamó “contorno”, lo cual fue confirmado siete años después por Hubel y Wiesel sobre la retina de mono araña [1.14-1.15].
- Se puede establecer una diferencia entre los campos receptivos de las células ganglionares y los de las fibras de nervio óptico.
- Las células ganglionares pueden ser bloqueadas en forma reversible aplicando presión.
- Bajo iluminación de fondo tenue y durante la adaptación a la oscuridad las células ganglionares son dominadas por una generalizada actividad espontánea.
- Un campo receptivo es la región de la retina que debe ser iluminada a fin de producir una respuesta en una célula ganglionar.

- La extensión de un campo receptivo no puede ser definida con precisión. Esta se contrae bajo alta iluminación de fondo y se expande durante la adaptación a la oscuridad.
- El patrón de disparo de células ganglionares individuales es función entre otras cosas de los siguientes parámetros; la iluminación de fondo, el estado de adaptación, intensidad y duración del estímulo (spot), extensión y localización de la superficie estimulada dentro del campo receptivo. Cada uno de estos parámetros puede modificar el patrón de disparo por sí mismo ó en conjunción con otro.
- La organización funcional general de cada campo receptivo es como se describe a continuación:
 - (a).- Existe una región central cuyo patrón de disparo es opuesto al que se halla en la región anular o periferia (contorno).
 - (b).- La región central puede ser predominantemente tipo “off”, con el contorno tipo “on”, o al contrario.
 - (c).- Bajo ciertas condiciones intermedias, la neurona puede ser del tipo “on-off”.
 - (d).- El campo receptivo que sobre una neurona produce una respuesta de tipo “on” ó tipo “off”, es definido como campo receptivo de centro “ON” y campo receptivo de centro “OFF”, respectivamente.
 - (e).- Un campo receptivo tipo ON no puede ser cambiado a uno tipo OFF, cambiando las condiciones de iluminación, o viceversa.
- En el interior de la retina, en medio de las capas que las constituyen, se llevan a cabo procesos de excitación e inhibición, a su vez estos procesos dan origen a los tipos de campos receptivo “ON”, “OFF” y “ON-OFF”. Los procesos inhibitorios tienden a suprimir la respuesta de las neuronas mientras que los procesos excitatorios se suman para producir potenciales de acción o impulsos de las neuronas. Estos procesos tienen lugar en áreas específicas de un campo receptivo [1.15].
- Bajo condiciones similares de estimulación dos campos receptivos no producen exactamente la misma respuesta.

- Existen campos receptivos “ON” con respuesta sostenida para los cuales la respuesta se sostiene todo el tiempo de iluminación. Hay campos receptivos “ON” transitorios en los cuales la respuesta tiene un proceso de adaptación.
- Similarmente, hay campos receptivos “OFF” con respuesta sostenida, para los cuales su respuesta se mantiene durante todo el tiempo de la estimulación. También se tienen campos receptivos “OFF” cuya respuesta es transitoria.
- El concepto de *umbral* se conocía desde principios del siglo XX como “el número de cuantos de luz por segundo, de entrada al sistema visual a determinada longitud de onda, requeridos para iniciar una respuesta en los fotorreceptores” [1.16]. De manera más específica, Barlow introdujo la siguiente definición; *umbral*: “La mínima intensidad del estímulo requerida para causar un cambio perceptible en la respuesta de una neurona saludable” [1.15]. Aunque esta última definición tiene un elemento de imprecisión, es bastante útil para comprender los procesos. Además se encontró el concepto de *plasticidad* asociado al umbral, esto es, el umbral no es un parámetro estático como en el caso de un diodo de silicio, sino que es función, por una parte del contraste entre la iluminación de la escena y el fondo de la escena, así como de un proceso de inhibición o adaptación [1.17-1.19]. En varios trabajos se ha mostrado cómo el concepto de plasticidad no es exclusivo de los fotorreceptores, sino también es una propiedad de todas las neuronas en el cerebro.
- Periodo de *latencia*: Intervalo de tiempo desde iniciada la estimulación de los fotorreceptores hasta el punto en el cual se produce la respuesta de la neurona. El nombre de “*periodo de latencia*” se debe a que en dicho periodo tienen lugar una serie de procesos inhibitorios los cuales impiden a la neurona emitir una respuesta al tiempo de la estimulación. El periodo de latencia, en una estructura sináptica, se ha mostrado que es el tiempo necesario para construir un estado excitatorio hasta el valor de umbral [1.20-1.21].

Estas contribuciones son el punto de partida en el conocimiento del sistema visual humano. A lo largo de los años nuevas aportaciones han enriquecido los conceptos ya descritos.

Una serie de trabajos posteriores [1.22-1.27] demostraron que el modelo de los campos receptivos se presenta en etapas superiores de procesamiento del sistema visual. Hubel, entre otros investigadores, realizó trabajos donde se descubrió la presencia de esos campos en el *cuerpo lateral geniculado* y en la *corteza visual* ó corteza estriada. En la corteza estriada, algunas células tienen características similares a las de los campos receptivos de la retina, o del cuerpo lateral geniculado, a éstas se las llamó células simples. Otras tienen características distintas a las de la retina, o del cuerpo lateral geniculado, por ejemplo son más elípticas y además no son concéntricas, también han llegado a ser representados en forma rectangular. Recientes investigaciones, no sólo han confirmado las propiedades ya descritas de los campos receptivos, sino que han contribuido en el estudio de sus propiedades de conjunto, por ejemplo su respuesta preferente a cierta dirección del movimiento [1.28-1.35].

1.2.- Arquitectura de la retina

En la Figura 1-6 se muestran algunos de los elementos principales del ojo humano. La retina es una capa ubicada en la parte posterior del globo ocular. Es una capa neuronal cuya función es convertir la imagen luminosa, que llega desde el exterior del ojo, en señales electroquímicas. Estas señales son codificadas en la retina y enviadas a etapas superiores del sistema visual, en el cerebro, a través del nervio óptico.




Figura 1-6.- Sección transversal del globo ocular humano

La retina está compuesta por sub-capas neuronales, como se muestra en la Figura 1-7.




Figura 1-7.- Corte transversal de la retina

La arquitectura de la retina se describe a continuación:

Existen sólo dos tipos de fotorreceptores, **conos** y **bastones**, cuya función es convertir la energía luminosa en energía eléctrica.

Los fotorreceptores obtienen sus nutrientes del epitelio pigmentario, el cual forma parte de la coroides (Figuras 1-6 y 1-7).

El centro de la mácula recibe el nombre de **fóvea**. La densidad de fotorreceptores es como se muestra en la Figura 1-8.




Figura 1-8.- Distribución de conos y bastones en la retina [36]

La *mácula* es una región de transición entre conos y bastones. En el centro de la fovea, la densidad de bastones es muy baja o casi nula. Hacia el exterior de la mácula la densidad de conos es muy baja.

La imagen luminosa, que entra al ojo desde el exterior, se proyecta sobre la fovea en un ojo normal (sin error refractivo).

Hay un solo tipo de bastones y trabajan en condiciones *escotópicas*, esto es, en condiciones de baja iluminación y con preferencia a una determinada longitud de onda. Existen tres tipos de conos los cuales trabajan en condiciones *fotópicas*. Cada tipo responde con preferencia a cierta longitud de onda y a niveles moderadamente altos de iluminación (condiciones diurnas). La respuesta espectral se muestra en la Figura 1-9.




Figura 1-9.- Respuesta espectral de conos y bastones [37]

Se verá en el Capítulo 3 que la región de máxima sensibilidad para la respuesta espectral de fotorreceptores basados en silicio está contenida en la región de máxima absorción de conos y bastones (Figura 1-9). Esta es una coincidencia importante de la naturaleza.

1.2.1.- Campos receptivos

Como fue definido inicialmente, un campo receptivo es la región de la retina que requiere ser iluminada a fin de producir una respuesta en una célula ganglionar [1.9, 1.12].

Por casi un siglo, diversos trabajos de investigación han contribuido en la caracterización de los campos receptivos.

Se ha encontrado que el sistema visual tiene como característica, una estructura piramidal y/o jerárquica, en lo que concierne al procesamiento de las señales ópticas [38]. Esto fue inicialmente propuesto por Hubel y Wiesel en trabajos desarrollados sobre la corteza visual primaria. Sin embargo otros trabajos han mostrado la estructura organizacional de los campos receptivos en: las células bipolares y las ganglionares de la retina, en el tálamo, en las células del cuerpo lateral geniculado y en la propia corteza visual [1.23, 1.24, 1.39-1.40]. Estos hallazgos sugieren, por sí mismos, la organización jerárquica-piramidal del sistema visual humano.

Los fotorreceptores, conos y bastones, son considerados la base de la estructura, pues ellos inician el proceso de señalización, convirtiendo la energía luminosa en eléctrica.

Las células bipolares son las primeras neuronas con “*campos receptivos*” asociados. Una serie de procesos sinápticos inhibitorios y/o excitatorios son llevados a cabo entre las células horizontales y los propios fotorreceptores, en la *capa exterior plexiforme*, dando como resultado una señal a través del axón de la célula bipolar (Figura 1-7). El conjunto de fotorreceptores y células horizontales que intervienen en dicho proceso forman el campo receptivo de la célula bipolar [1.41-1.44].

La siguiente etapa en la cadena queda formada por los axones de las células bipolares y las células amacrinas. Procesos inhibitorios y/o excitatorios toman lugar entre estas células, las cuales forman la *capa interior plexiforme*. Como resultado se emite una señal a través del axón de la célula ganglionar. El conjunto de células ganglionares y células amacrinas que intervienen forman el campo receptivo de la neurona ganglionar. El nervio óptico está formado por los axones de las células ganglionares [1.44-1.46].

La Tabla 1-1, Muestra la principal clasificación de los campos receptivos. Estos modelos son resultado de mediciones, no sólo de las mostradas en las Figuras 1-1 a 1-4, sino de muchas mediciones realizadas a lo largo del siglo XX.

De la simplicidad de los modelos resumidos en la Tabla 1-1, se deduce una metodología basada en los dos tipos de respuesta (sostenida y transitoria), para el prototipo

de prótesis de retina propuesto en esta Tesis. Además, de las Figuras 1-1 a 1-4 se deduce la naturaleza aleatoria de las señales neuronales en la retina. Esta última observación justifica el concepto de “*procesamiento pulsado probabilístico*” enunciado en el título de la Tesis.

Los actuales procesos digitales se caracterizan en que las señales son predominantemente deterministas y en los que el ruido es de naturaleza aleatoria. “Una falla en un bit, producido por el ruido, indica que ha habido un error, y entra en acción el algoritmo de corrección de errores”.

En cambio, en el “procesamiento pulsado probabilista” propuesto en esta tesis, hay una mayor tolerancia al error. La señal enviada al cerebro desde la retina es de naturaleza difusa aleatoria. La Figura 1-10 retoma parte de los conceptos ilustrados en la Figura de 1-1 a 1-4, y analiza el concepto de difuso aleatorio.

Tabla 1-1: Clasificación de los campos receptivos [1.34, 1.38, 1.41, 1.45-1.53]	
CENTROS ON	De respuesta sostenida . Neuronas tipo “ ON-X ”. También llamadas neuronas de respuesta <i>lineal</i> .
	De respuesta transitoria . Neuronas tipo “ ON-Y ”. También llamadas neuronas de respuesta <i>no lineal</i> .
CENTROS OFF	De respuesta sostenida . Neuronas tipo “ OFF-X ”. También llamadas neuronas de respuesta <i>lineal</i> .
	De respuesta transitoria . Neuronas tipo “ OFF-Y ”. También llamadas neuronas de respuesta <i>no lineal</i> .
CENTROS ON-OFF	De respuesta transitoria . Neuronas tipo “ W ”




Figura 1-10.- Recreación de la Figura 1-4

En la Figura 1-10 la señal es difusa, ello significa que no hay una frontera bien definida entre la región de alta densidad de pulsos y la región de baja densidad. Por otra parte la señal es aleatoria, esto es, el número N de espigas en la ráfaga inicial no está garantizado que sea el mismo en el siguiente periodo de estimulación.

1.3.- El modelo de los campos receptivos

En la sección 1.2 se definió a un campo receptivo como aquella región de la retina que debe ser iluminada para provocar una respuesta en una neurona. Un tipo de neurona, por ejemplo, es una célula bipolar o una célula ganglionar. Los campos receptivos son regiones aproximadamente circulares concéntricas, con una región central y una región anular. En la Figura 1.11 se muestra el modelo de un campo receptivo.




Figura 1-11.- Campo receptivo de una neurona

En un campo receptivo, la célula transmisora se encuentra localizada en el centro del campo receptivo [1.41]. En la Figura 1-12, se muestra un dibujo de una célula bipolar con su campo receptivo formado por conos y bastones, estos hacen sinapsis mediante las células amacrinas y envían una respuesta a través de la célula bipolar. En la misma Figura 1-12, se muestra un tipo de respuesta. Más adelante se detalla una clasificación de los campos receptivos.

En la figura 1-12 se tiene el caso para el cual, si el centro es iluminado. La región central de distinto color indica que solo la región central está iluminada. La señal cuadrada indica el patrón de tiempo de estímulo (iluminación). La neurona emite una respuesta sostenida.

1.3.1.- Centros ON de respuesta sostenida

Un “centro ON” es de respuesta sostenida si la neurona se sostiene con una tasa de disparo aproximadamente uniforme, en un tiempo similar al que dura el estímulo de luz.

En la Figura 1-13 se tienen los “estados” posibles de un “centro ON” de respuesta sostenida.




Figura 1-12.- Campo receptivo ON centro iluminado. Sección transversal y modelo, del campo receptivo de una célula bipolar




Figura 1-13.- Neurona cuyo campo receptivo es "centro ON" de respuesta sostenida

A continuación se describe el desempeño del modelo de la Figura 1-13.

- El patrón de estímulo en nivel alto significa que el spot de luz se encuentra encendido.
- El tamaño del spot de luz es tal que puede, o no, iluminar toda la región central (o anular) del campo receptivo.
- El patrón de estímulo en nivel bajo significa que el spot se ha apagado.
- Con la etiqueta "ESTADOS A", se indican los dos estados posibles de la neurona, para el caso en el que el spot sea dirigido hacia el centro. Los dos estados posibles son "ON" y "OFF", y se describen a continuación:

Estado ON: Mientras está encendido el spot, la neurona está encendida (ON) con una tasa de disparos aproximadamente uniforme. El estado ON consiste de un conjunto de valores discretos correspondiente al número de pulsos emitidos por unidad de tiempo (frecuencia). La **frecuencia de los pulsos** es función de los siguientes parámetros: (a): el tamaño del spot, (b): la intensidad luminosa del spot, (c): el contraste entre el fondo de la escena y la intensidad del spot y (d): el nivel de adaptación. Para los propósitos de esta Tesis donde los fotorreceptores son fototransistores, el parámetro importante es la intensidad luminosa sobre el fototransistor. El Capítulo 4 trata del procesamiento.

Estado OFF: Después de apagarse el spot, el cual había estado dirigido hacia el centro del campo receptivo, la neurona se apaga (OFF), aunque se mantiene con una tasa de

disparo residual de adaptación a la oscuridad. La tasa de disparo residual es función débil de los parámetros del caso anterior.

- Con la etiqueta “ESTADOS B”, se indican los dos estados posibles para el caso en el que el spot se haya dirigido hacia la región anular. Estos dos estados se explican a continuación:

Estado OFF: Durante el tiempo en el cual el spot se encuentre encendido, la neurona se encuentra apagada (OFF), aunque con una baja tasa de disparos atribuida al contraste, entre el fondo de la escena y la intensidad del spot.

Estados ON: Después de apagarse el spot, el cual había estado dirigido hacia la región anular, la neurona se enciende, manteniéndose en tal estado por un tiempo aproximadamente igual a la duración del estímulo, después del cual tiende a desaparecer. La frecuencia de los pulsos es función de (a): el tamaño del spot, (b): la intensidad del estímulo, (c): el contraste entre el fondo de la escena y la intensidad del spot y (d): el nivel de adaptación.

1.3.2.- Centros ON de respuesta transitoria

Un “centro ON” es de respuesta transitoria si la neurona emite una respuesta cuya tasa de disparo se reduce en forma exponencial a partir de determinadas transiciones del estímulo, como se describe a continuación.

En la Figura 1-14 se muestran los “estados” posibles de un “centro ON” de respuesta transitoria. Igual que en el caso anterior, se describe la forma de operar del modelo de la Figura 1-14.

- El patrón de estímulo en nivel alto significa que el spot de luz se encuentra encendido.
- El tamaño del spot de luz es tal que puede, o no, iluminar toda la región central (o anular) del campo receptivo.




Figura 1-14.- Neurona cuyo campo receptivo es “centro ON” de respuesta transitoria

- El patrón de estímulo en nivel bajo significa que el spot se ha apagado.
- Con la etiqueta “ESTADOS A”, se indican los dos estados posibles de la neurona, para el caso en el que el spot sea dirigido hacia el centro.

Estado ON: Al inicio del periodo de estimulación la neurona se enciende (ON), con un patrón transitorio de disparos. La tasa inicial de disparos, del estado ON, es función de los siguientes parámetros: (a): el tamaño del spot, (b): la intensidad luminosa del spot, (c): el contraste entre el fondo de la escena y la intensidad del spot y (d): el nivel de adaptación. La respuesta de la neurona tiende hacia el estado OFF, aún si se mantiene la estimulación. El tiempo en pasar del estado ON al estado OFF también es función de los cuatro parámetros enunciados.

Estado OFF: Después de apagarse el spot, el cual había estado dirigido hacia el centro del campo receptivo, la neurona continúa en (OFF), aunque se mantiene con una tasa de disparo residual, conocida como respuesta espontánea.

- Con la etiqueta “ESTADOS B”, se indican los dos estados posibles para el caso en el cual el spot se haya dirigido hacia la región anular.

Estado OFF: Durante el tiempo en el cual el spot se encuentra encendido, la neurona se encuentra apagada (OFF), aunque con una baja tasa de disparos atribuida al contraste, entre el fondo de la escena y la intensidad del spot.

Estado ON: Después de apagarse el spot, el cual había estado dirigido hacia la región anular, la neurona se enciende (ON) con un patrón transitorio de disparos. La respuesta tiende a desaparecer en un tiempo que es función de los parámetros de iluminación. La frecuencia inicial de los pulsos es función de los parámetros de iluminación (a): el tamaño del spot, (b): la intensidad del estímulo, (c): el contraste entre el fondo de la escena y la intensidad del spot y (d): el nivel de adaptación.

1.3.3.- Centros OFF de respuesta sostenida

Un “centro OFF” es de respuesta sostenida si la neurona se sostiene con una tasa de disparo aproximadamente uniforme en un tiempo determinado por el protocolo descrito a continuación.

En la Figura 1-15 se tienen los “estados” posibles de un “centro OFF” de respuesta sostenida.

A continuación se describe el modo de operación del modelo de la Figura 1-15.

- El patrón de estímulo en nivel alto significa que el spot de luz se encuentra encendido.




Figura 1-15.- Neurona cuyo campo receptivo es “centro OFF” de respuesta sostenida

- El tamaño del spot de luz es tal que puede, o no, iluminar toda la región central (o anular) del campo receptivo.

- El patrón de estímulo en nivel bajo significa que el spot se ha apagado.
- Con la etiqueta “ESTADOS A”, se indican los dos estados posibles de la neurona, para el caso en el que el spot sea dirigido hacia el centro.

Estado OFF: Mientras está encendido el spot, la neurona está apagada (OFF) con una muy baja tasa atribuida al contraste entre el fondo de la escena y el brillo del spot.

Estado ON: Al tiempo en el cual el spot es apagado la neurona se dispara y es sostenida en tal estado con una frecuencia de disparos aproximadamente uniforme, durante un tiempo determinado por los parámetros de iluminación, después de lo cual tiende a desaparecer. La frecuencia de los pulsos es función de los siguientes parámetros de iluminación: (a): el tamaño del spot, (b): la intensidad luminosa del spot, (c): el contraste entre el fondo de la escena y la intensidad del spot y (d): el nivel de adaptación.

- Con la etiqueta “ESTADOS B”, se indican los dos estados posibles para el caso en el que el spot se haya dirigido hacia la región anular.

Estados ON: Durante el tiempo en el cual el spot se encuentra encendido, la neurona se encuentra también encendida (ON), con una tasa de disparos aproximadamente uniforme la cual es función de los siguientes parámetros; (a): el tamaño del spot, (b): la intensidad del estímulo, (c): el contraste entre el fondo de la escena y la intensidad del spot y (d): el nivel de adaptación.

Estados OFF: Después de apagarse el spot, el cual había estado dirigido hacia la región anular, la neurona también es apagada aunque se mantiene con una tasa de disparo residual muy baja atribuida a un periodo de adaptación.

1.3.4.- Centros OFF de respuesta transitoria

Un “centro OFF” es de respuesta transitoria si la neurona se dispara con una frecuencia inicial alta y después tiende a desaparecer. El protocolo de operación de la neurona se describe a continuación con ayuda de la Figura 1-16.

- Con la etiqueta “ESTADOS A”, se indican los dos estados posibles de la neurona, para el caso en el que el spot sea dirigido hacia el centro.

Estados OFF: Mientras está encendido el spot, la neurona está apagada (OFF) con una muy baja tasa atribuida al contraste entre el fondo de la escena y el brillo del spot.




Figura 1-16.- Neurona cuyo campo receptivo "centro OFF" de respuesta transitoria

Estados ON: Al tiempo en el cual el spot es apagado la neurona se dispara con una frecuencia inicial relativamente alta. Esta frecuencia de disparo se reduce exponencialmente y tiende a desaparecer en un tiempo que es función del valor inicial. A su vez, la tasa de disparo inicial es función de los siguientes parámetros; (a): el tamaño del spot, (b): la intensidad luminosa del spot, (c): el contraste entre el fondo de la escena y la intensidad del spot y (d): el nivel de adaptación.

- Con la etiqueta "ESTADOS B", se indican los dos estados posibles para el caso en el que el spot se haya dirigido hacia la región anular.

Estado ON: Al tiempo de encenderse el estímulo, la neurona también dispara (ON), con una tasa de disparos inicial relativamente alta. Este valor tiende a desaparecer exponencialmente en un tiempo que es función del valor inicial. Dicho valor inicial, a su vez es función de los siguientes parámetros; (a): el tamaño del spot, (b): la intensidad del estímulo, (c): el contraste entre el fondo de la escena y la intensidad del spot y (d): el nivel de adaptación.

Estado OFF: Después de apagarse el spot, el cual había estado dirigido hacia la región anular, la neurona también es apagada aunque se mantiene con una tasa de disparo

residual muy baja atribuida a un periodo de adaptación. El estado OFF es caracterizado por una tasa de disparos muy baja.

1.3.5.- Intervalo de frecuencias de operación

En las secciones anteriores, de 1.3.1 a 1.3.4 se han mencionado los parámetros de los cuales depende la frecuencia de operación de las células ganglionares. A través de una serie de trabajos se ha confirmado que las frecuencias de operación de las células mencionadas se encuentran en el intervalo desde 10Hz hasta 2kHz [1.47, 1.49, 1.54].

1.4.- Conclusiones al Capítulo 1

Las investigaciones de Hubel y Wiesel condujeron a variantes del modelo de los campos receptivos en lo relacionado con su topología. Encontraron que éstos no necesariamente son perfectamente circulares, en algunos casos los hallaron alargados e incluso no concéntricos. Sin embargo en las referencias (de años recientes) dadas a lo largo de éste Capítulo, se da por aceptado el modelo de los campos receptivos circulares concéntricos.

Para efecto de los objetivos de esta tesis, los modelos tienen la ventaja de ser relativamente simples y factibles de ser implementados en tecnología estándar CMOS. La razón de ello radica en que aquí se propone hacer *procesamiento analógico a nivel de píxel*.

La metodología del diseño se presenta en el Capítulo 4. El caso de centros ON de respuesta sostenida fue fabricado en la corrida de MOSIS V03M. El caso de Centro ON de respuesta transitoria quedó a nivel de diseño.

1.5.- Referencias

[1.1].- Newton, I. (1704). Opticks: A Treatise of the Reflections, Refractions, Inflections and Colours of Light, 4th Edition (London: Printed for William Innys at the West End of St. Paul's).

- [1.2].- Helmholtz, H. (1896). *Physiological Optics* (New York: Dover Publications).
- [1.3].- Visual Field Maps in Human Cortex. Brian A. Wandell, Serge O. Dumoulin, and Alyssa A. Brewer. *J. Neuron* Vol. 56, October 25, pages 366-383. 2007, Elsevier Inc.
- [1.4].- The Discharge of Impulses in Motor Nerve Fibers. Part I. Impulses in single fibres of the phrenic nerve. E.D. Adrian and D. W. Bronk, *J. Physiol. (London)*, 66 (1928) 81.
- [1.5].- The Impulses Produced by Sensory Nerve-endings. Part 2. The response of a Single End-Organ. E. D. Adrian and Yngve Zotterman. *J Physiol* April 23, 1926 61 (2) 151-171.
- [1.6].- The action of light on the eye: Part I. The discharge of impulses in the optic nerve and its relation to the electric changes in the retina. E. D. Adrian and Rachel Matthews. *J Physiol* September 9, 1927 63 (4) 378-414.
- [1.7].- The action of light on the eye: Part II. The processes involved in retinal excitation. E. D. Adrian and Rachel Matthews. *J Physiol* December 29, 1927 64 (3) 279-301.
- [1.8].- The action of light on the eye: Part III. The interaction of retinal neurons. E. D. Adrian and Rachel Matthews. *J Physiol* June 24, 1928 65 (3) 273-298.
- [1.9].- The response of single optic nerve fibers of the vertebrate eye to illumination of the retina. H. K. Hartline. *American Journal of Physiology*, pages 400-415, 1938.
- [1.10].- The receptive fields of optic nerve fibers. H. K. Hartline. *American Journal of Physiology*, pages 690-699, 1940.
- [1.11].- The effects of spatial summation in the retina on the excitation of the fibers of the optic nerve. H. K. Hartline. *American Journal of Physiology*, pages 700-711, 1940.
- [1.12].- The organization of the vertebrate retinal elements. *Ragnar Granit. Ergebn. Physiol.* 1950, Vol. 46, pp. 31-70.

[1.13].- Discharge Patterns and Functional Organization of Mammalian Retina. Stephen W. Kuffler, Vol. 16, pp. 37-68, *J. of Neurophysiology* 1953.

[1.14].- Receptive field of optic nerve fibres in the spider monkey. D. H. Hubel and T. N. Wiesel. *J. Physiology*, Vol. 154, pp. 572-580, 1960.

[1.15].- Change of organization in the receptive fields of the cat's retina during dark adaptation. H. B. Barlow, R. Fitzhugh and S. W. Kuffler. *The Journal of Physiology*, Vol. 137, pp. 338-354. 1957.

[1.16].- The spectral sensitivity of the central fovea. L. C. Thompson. *The Journal of Physiology*, Vol. 112, pp. 114-132, 1951.

[1.17].- An analysis of neural receptive field plasticity by point process adaptive filtering. Emery N. Brown, David P. Nguyen, Loren M. Frank, Matthew A. Wilson, and Victor Solo. *Proc. Natl. Acad. Sci. USA*, Vol. 98, No 21, pp. 12261–12266, October 9 2001. *Neurobiology*.

[1.18].- Dark adaptation of human rod bipolar cells measured from the *b*-wave of the scotopic electroretinogram. A. M. Cameron, O. A. R. Mahroo and T. D. Lamb. *The Journal Physiology*, Vol. 575. No. 2 pp 507–526. 2006.

[1.19].- Spike timing-dependent plasticity: a learning rule for dendritic integration in rat CA1 pyramidal neurons. Emilie Campanac and Dominique Debanne. *The Journal Physiology*, Vol. 586. No. 3 pp 779-793. 2008.

[1.20].- The components of the retinal action potential in mammals and their relation to the discharge in the optic nerve. Ragnar Granit. *J. Physiology* 1933, February 8, 77(3) 207-239.

[1.21].- Rod and cone interaction in dark-adapted monkey ganglion cells. P. Gouras and Krista Link. *The Journal of Physiology*, Vol. 184, pp. 499-510. 1966.

[1.22].- Single unit activity in striate cortex of unrestrained cats. D. H. Hubel. *The Journal of Physiology*, Vol. 147, pp. 226-238. 1959.

[1.23].- Receptive fields of single neurones in the cat's striate cortex. D. H. Hubel and T. N. Wiesel. *The Journal of Physiology*, Vol. 148, pp. 574-591. 1959.

[1.24].- Single unit activity in lateral geniculate body and optic tract of unrestrained cats. D. H. Hubel. *The Journal of Physiology*, Vol. 150, pp. 91-104. 1960.

[1.25].- Integrative action in the cat's lateral geniculate body. D. H. Hubel and T. N. Wiesel. *The Journal of Physiology*, Vol. 155, pp. 385-398. 1961.

[1.26].- Maintained activity of lateral geniculate neurones in darkness. W. R. Levick and W. O. Williams. *The Journal of Physiology*, Vol. 170, pp. 582-597. 1964.

[1.27].- Receptive fields and functional architecture of monkey striate cortex. D. H. Hubel and T. N. Wiesel. *The Journal of Physiology*, Vol. 195, pp. 215-243. 1968.

[1.28].- Physiological properties of direction-selective ganglion cells in early postnatal and adult mouse retina. Minggang Chen, Shijun Weng, Qiudong Deng, Zhen Xu and Shigang He. *The Journal of Physiology*, Vol. 587, No. 4, pp. 819-828. 2009.

[1.29].- The third dimension in the primary visual cortex. Gerald Westheimer. *The Journal of Physiology*, Vol. 587, No. 12, pp. 2807-2816. 2009.

[1.30].- Receptive fields and functional architecture in the retina. Vijay Balasubramanian and Peter Sterling. *The Journal of Physiology*, Vol. 587, No. 12, pp. 2753-2767. 2009.

[1.31].- Central V4 Receptive Fields Are Scaled by the V1 Cortical Magnification and Correspond to a Constant-Sized Sampling of the V1 Surface. Brad C. Motter. *The Journal of Neuroscience*, Vol. 29, No. 18, pp. 5749-5757, (May 6), 2009.

[1.32].- Sharing Receptive Fields with Your Neighbors: Tuning the Vertical System Cells to Wide Field Motion. Karl Farrow, Alexander Borst, and Juergen Haag. *The Journal of Neuroscience*, Vol. 25, No. 15, pp. 3985-3993, April 13, 2005.

[1.33].- Contrast Adaptation in Subthreshold and Spiking Responses of Mammalian Y-Type Retinal Ganglion Cells. Kareem A. Zaghloul, Kwabena Boahen, and Jonathan B. Demb. *The Journal of Neuroscience*, Vol. 25, No. 4, pp. 860-868, January 26, 2005.

[1.34].- Spatial and Temporal Properties of Cone Signals in Alert Macaque Primary Visual Cortex. Bevil R. Conway and Margaret S. Livingstone. *The Journal of Neuroscience*, Vol. 26, No. 42, pp. 10826-10846, January 26, 2005.

[1.35].- Synaptic Organization of the Vertebrate Retina: General Principles and Species-Specific Variations. Samuel M. Wu. *Investigative Ophthalmology & Visual Science*, March 2010, Vol. 51, No. 3.

[1.36].- Measurement of the scotopic pigment in the living human eye. F. W. Campbell and W. A. H. Rushton. *The Journal of Physiology*, Vol. 130, pp. 131-147. 1955.

[1.37].- Visual pigments of rods and cones in a human retina. J. K. Bowmaker and H. J. A. Dartnall. *The Journal of Physiology*, Vol. 298, pp. 501-511. 1980.

[1.38].- Mapping receptive fields in primary visual cortex. Dario L. Ringach. *The Journal of Physiology*, Vol. 558, No. 3, pp. 717-728. 2004.

[1.39].- Visual Response Properties of Neurons in the LGN of Normally Reared and Visually Deprived Macaque Monkeys. Jonathan B. Levitt, Robert A. Schumer, S. Murray

Sherman, Peter D. Spear, and J. Anthony Movshon. *The Journal Neurophysiology*, Vol. 82, pp. 2111-2129. 2001.

[1.40].- The spatial receptive field of thalamic inputs to single cortical simple cells revealed by the interaction of visual and electrical stimulation. Prakash Kara, John S. Pezaris, Sergey Yurgenson, and R. Clay Reid. *PNAS*, Vol. 99, No. 25, pp. 16261-16266. 2002.

[1.41].- Receptive Fields of Retinal Bipolar Cells Are Mediated by Heterogeneous Synaptic Circuitry. Ai-Jun Zhang and Samuel M. Wu. *The Journal of Neuroscience*, Vol. 29, No. 3, pp. 789 –797, January 21, 2009.

[1.42].- Inner and outer retinal pathways both contribute to surround inhibition of salamander ganglion cells. Tomomi Ichinose and Peter D. Lukasiewicz. *The Journal of Physiology*, Vol. 565, No. 2, pp. 517-535. 2005.

[1.43].- Center surround receptive field structure of cone bipolar cells in primate retina. Dennis Dacey, Orin S. Packer, Lisa Diller, David Brainard, Beth Peterson, Barry Lee. Pergamon, *Vision Research, Elsevier*. Vol. 40, pp. 1801-1811. 2000.

[1.44].- Relative contributions of rod and cone bipolar cell inputs to AII amacrine cell light responses in the mouse retina. Ji-Jie Pang, Muhammad M. Abd-El-Barr, Fan Gao, Debra E. Bramblett, David L. Paul and Samuel M. Wu. *The Journal of Physiology*, Vol. 580, No. 3, pp. 397-410. 2007.

[1.45].- Parallel ON and OFF Cone Bipolar Inputs Establish Spatially Coextensive Receptive Field Structure of Blue-Yellow Ganglion Cells in Primate Retina. Joanna D. Crook, Christopher M. Davenport, Beth B. Peterson, Orin S. Packer, Peter B. Detwiler, and Dennis M. Dacey. *The Journal of Neuroscience*, Vol. 29, No. 26, pp. 8372 –8387, July 1, 2009.

[1.46].- Lateral inhibition in the inner retina is important for spatial tuning of ganglion cells. Paul B. Cook and John S. McReynolds. *Nature neuroscience* Volume 1 No. 8 december 1998.

[1.47].- Sustained and transient neurones in the cat's retina and lateral geniculate nucleus. B. G. Cleland, M. W. Dubin and W. R. Levick. *The Journal of Physiology*, Vol. 217, pp. 473-496. 1971.

[1.48].- The contrast sensitivity of retinal ganglion cells of the cat. Christina Enroth-Cugell and J. G. Robson. *The Journal of Physiology*, Vol. 187, pp. 517-552. 1966.

[1.49].- Spatio-temporal interactions in cat retinal ganglion cells showing linear spatial summation. Christina Enroth-Cugell, J. G. Robson, D. E. Schweitzer-Tong and A. B. Watson. *The Journal of Physiology*, Vol. 341, pp. 279-307. 1983.

[1.50].- X and Y cells in the lateral geniculate nucleus of macaque monkeys. E. Kaplan and R. M. Shapley. *The Journal of Physiology*, Vol. 330, pp. 125-143. 1982.

[1.51].- Classification of Retinal Ganglion Cells: A Statistical Approach. Stephen M. Carcieri, Adam L. Jacobs, and Sheila Nirenberg. *The Journal of Neurophysiology*, Vol. 90, pp. 1704-1713. 2003.

[1.52].- Origin of Transient and Sustained Responses in Ganglion Cells of the Retina. Gautam B. Awatramani and Malcolm M. Slaughter. *The Journal of Neuroscience*, Vol. 20, No. 18, pp. 7087-7095. September 15, 2000.

[1.53].- Spatial Properties and Functional Organization of Small Bistratified Ganglion Cells in Primate Retina. Greg D. Field, Alexander Sher, Jeffrey L. Gauthier, Martin Greschner, Jonathon Shlens, Alan M. Litke, and E. J. Chichilnisky. *The Journal of Neuroscience*, Vol. 27, No. 48, pp. 13261-13272. November 28, 2007.

[1.54].- The Neural Code of the Retina. Markus Meister and Michael J. Berry II. *Neuron*, Vol. 22, pp. 435-450, March, 1999,

CAPÍTULO 2

PRÓTESIS, IMPLANTES DE RETINA Y SENSORES DE IMAGEN

2.1.- Introducción

Las bases presentadas, tanto en la Introducción, como en el Capítulo 1 de ésta tesis, acerca de (a): los tipos de enfermedades o padecimientos con posibilidades de alguna clase de solución y (b): los protocolos de procesamiento biológicos en el sistema visual humano, permiten anticipar que hay aún, una cantidad de investigación por llevar a cabo.

El siguiente paso, en este trabajo de tesis, es presentar un estudio sobre los procedimientos seguidos en años recientes por otros investigadores y desarrolladores de productos comerciales, acerca de prótesis para ser implantadas en alguna de las etapas del sistema visual.

Una *prótesis* es definida como; (i): procedimiento mediante el cual se sustituye artificialmente un órgano o parte de éste y (ii): la pieza o equipo empleado para la sustitución del órgano.

Un *implante* es un medicamento colocado debajo de la piel para que se disuelva lentamente. Placa u otro elemento que se coloca en el hueso maxilar para soportar una pieza dental artificial.

Sin embargo, en el argot de los investigadores dedicados a proponer soluciones a determinados impedimentos visuales, los vocablos *implante* y *prótesis* se manejan indistintamente. En esta tesis el término “prótesis” será usado como lo establece la definición. El término implante se usará para referirse al procedimiento.

Se ha de considerar como *prótesis neuronal* ó *neuroprótesis*, para el sistema visual, aquella que se propone con el objeto de ayudar a cierta etapa del sistema visual.

En la tabla 2-1 se presenta una organización o clasificación de los tipos de neuroprótesis visual propuestos por diversos investigadores e instituciones.

Tabla 2-1 Clasificación de los tipos de prótesis neuronal visual [2.1-2.8]			
Neuroprótesis visual	Retinal	epiretinal	Arreglo de electrodos
		subretinal	Arreglo de electrodos incluye dispositivos ópticos
		supracoroidal	Arreglo de electrodos
	Cortical	Cableada	
		Inalámbrica	

2.2.- Implante Retinal

Es colocada en la retina para estimular sus neuronas. Atendiendo a la posición de la retina, donde sea instalada, puede ser epiretinal, subretinal o supracoroidal.

2.2.1.- Epiretinal

Es colocada *sobre* la retina, con el objeto de estimular los axones de las células ganglionares [2.3, 2.5, 2.7, 2.9-2.12]. En la Figura 2-1 se muestra su colocación.




Figura 2-1. Colocación de una prótesis epiretinal

La parte de la prótesis en contacto con la retina, consiste de un arreglo de electrodos. La imagen es capturada por un sensor de imagen ó por una cámara de televisión extraocular [2.4, 2.14-2.15], como se muestra en la Figura 2-2.




Figura 2-2.- Prótesis epiretinal [2.11]

En las Figuras 2-2 y 2-5 se presenta en forma general un sistema para la transmisión inalámbrica de la imagen.

La señal visual es codificada por el procesador, basado en una red neuronal artificial [2.10], y enviada hacia un receptor intraocular.

La red neuronal artificial imita las funciones de las células ganglionares [2.10]. Un transmisor de radio frecuencia [2.8] envía la señal a un receptor intraocular, junto con la energía necesaria para alimentar la parte intraocular [2.4, 2.10, 2.12] y después es acoplada a los electrodos por medio de un microcable como se muestra en la Figura 2-2. Los electrodos estimulan a los axones de las células ganglionares enviando la señal a la corteza visual primaria a través del nervio óptico. El substrato sobre el cual se encuentran montados los electrodos no tiene elementos o dispositivos sensibles a la luz [2.7].

2.2.2.- Subretinal

Es colocada en el interior de la retina, entre la capa de fotorreceptores y la capa plexiforme exterior [2.5, 2.9-2.14, 2.16]. Es ideal para las prótesis basadas en dispositivos ópticos, montados directamente sustituyendo a los fotorreceptores, conos y bastones,

dañados [2.7]. La luz incide directamente en los dispositivos ópticos, fotodiodos ó fototransistores, en el mismo plano del substrato donde se encuentran los electrodos. La superficie donde se lleva a cabo la fototransducción y el procesamiento es adyacente al electrodo. Esto representa una ventaja sobre las prótesis tipo epiretinal. No es necesaria una cámara extraocular. Las otras capas de la retina permanecen intactas. Cada uno de los fotodiodos actúa como un canal de datos separado, permitiendo la transmisión de la información en forma paralela. La Figura 2-3 ilustra la descripción anterior.

Otros tipos de estudios están orientados a evaluar la biocompatibilidad de los electrodos, lo cual dará resultados aplicables a cualquier caso de prótesis retinal [2.17, 2.18]. Esto será ampliado en el apartado 2.3.




Figura 2-3.- Colocación de una prótesis subretinal

2.2.3.- Supracoroidal

Es un tipo de prótesis recientemente propuesto, con el propósito de hacer menor la cantidad de riesgos por cirugía de implantación. Consiste de dos partes; (a) un arreglo de electrodos implantado en el espacio supracoroidal, entre la esclerótica y la coroides [2.19-2.23], como se muestra en la Figura 2-4. (b) un componente externo el cual suministra, el patrón de estimulación y la fuente de alimentación, hacia la unidad interna [2-23]. El ánodo

está formado por los electrodos y es colocado entre la esclerótica y la coroides. El cátodo es insertado en la cámara vítrea [2.22]. La retina es estimulada haciendo pasar una corriente entre el ánodo y el cátodo.




Figura 2-4.- Colocación de un implante supracoroidal

En experimentos sobre conejos se ha mostrado la liberación de potenciales de acción con implantes supracoroidales [2.19].

2.2.4.- Comparativa de prótesis de retina (Tabla 2.2)

Tabla 2-2.- Comparativa entre prótesis de retina		
	VENTAJAS	DESVENTAJAS
Epiretinal	1.- Hacen contacto directo con los axones de las células ganglionares [2.19-2.21]. 2.- La cercanía de los electrodos con los axones de las células puede resultar en un umbral de	1.- Se requiere una cirugía hacia el interior de la cámara vítrea. 2.- Exámenes por oftalmoscopia y por tomografía han mostrado un desplazamiento o separación del arreglo de electrodos desde la retina debido a movimiento del paciente [2.17, 2.18].

	<p>activación pequeño [2.20]. 3.- No es invasiva sobre las capa retinales [2.19, 2.22].</p>	<p>3.- Se requiere de una cámara o sensor de imagen fuera del ojo o dentro de una lente plástica intraocular aplicando técnicas desarrolladas para cirugía de catarata [2.7]. 4.- A diferencia de la prótesis subretinal, no usan las capas neuronales remanentes en la retina para el procesamiento, en consecuencia, se requiere codificar la imagen para estimular los axones de las células ganglionares [2.7].</p>
Subretinal	<p>1.- La cirugía es más sencilla comparada con el implante epiretinal [2.7]. 2.- Ofrece estabilidad mecánica, mayor a la del caso epiretinal. 3.- Teóricamente reemplaza la función de los fotorreceptores [2.7, 2.20]. 4.- No se requiere de una cámara externa ni procesamiento externo de la imagen [2.7]. 5.- El movimiento de los ojos puede aún ser usado para localizar objetos.</p>	<p>1.- Obstruye el metabolismo entre la membrana coroidal y los fotorreceptores, lo cual es un riesgo adicional al daño por retinitis pigmentosa [2-20]. 2.- Se requiere una corriente de entre 5μA y 10μA para excitar a las neuronas. Esta corriente es muy alta comparada con la que se genera directamente por un dispositivo óptico. En consecuencia se requiere el acceso de una fuente de energía externa [2.7]. 3.- Después de dos años el implante sufre daños por oxidación de la superficie del silicio y desintegración de los electrodos de oro, problema que puede ser superado por encapsulación con algún polímero inerte [2.7].</p>
Supracoroidal	<p>1.- Garantizan mayor estabilidad de largo plazo comparado con las prótesis epiretinal y subretinal [2.20]. 1.- No está en contacto con la retina, lo cual disminuye los riesgos de daño a la retina durante y después de la cirugía. 2.- La cirugía es más sencilla, consiste en una pequeña incisión sobre la esclerótica [2.21].</p>	<p>1.- Dada la distancia entre la esclerótica y la retina (204-490μm en humanos) se ha previsto la estimulación de una mayor superficie de la retina, dando lugar a una baja resolución, menor a lo obtenido en los casos epiretinal y subretinal [2.20]. 2.- Por la distancia entre la prótesis y la retina se tiene un alto umbral de activación, de 55\pm10μA [2.21]. Como consecuencia, se requiere un elevado consumo de potencia lo cual eleva el riesgo de daño a la retina [2.19, 2.20]. Aunque recientes estudios en animales muestran factibilidad. 2.- La imagen es capturada y</p>

		procesada en el exterior del ojo. Las pulsaciones son enviadas a los electrodos por cable o en forma inalámbrica.
--	--	-------------------------------------------------------------------------------------------------------------------

2.3.- Implantación crónica

Recientemente se ha propuesto un sistema como el que se muestra en la Figura 2-5. Las aplicaciones prospectas para tal sistema son las epiretinales y supracoroidales. El sistema propuesto en la Figura 2-5 está enfocado a estimulaciones crónicas, sin embargo un modelo parecido es usado para prótesis permanentes retinales. Las características del sistema se describen a continuación [2.22].

“Implantación crónica”, es un término muy utilizado, en el lenguaje de los investigadores, para implantes neuronales [2.15, 2.24-2.27]. Se refiere al protocolo seguido para llevar a cabo los implantes neurológicos permanentes con propósitos de caracterización. Son utilizados patrones para estimular un tejido neuronal particular. Consiste de las siguientes partes:

(a):- Electrodo crónico: (1): material utilizado para los contactos eléctricos con el tejido nervioso (biocompatibilidad eléctrica), (2): cubierta de las partes no eléctricas de los electrodos (biocompatibilidad no eléctrica), (3): localización precisa del espacio o lugar del implante. (4): Forma y tamaño de los electrodos. (5): Acoplamiento eléctrico.




Figura 2-5.- Sistema propuesto para estimulación crónica [2.22]

(b):- Estimulación crónica: (1): criterios temporales para llevar a cabo la estimulación del tejido nervioso en cuestión. Esto se resume en un horario o calendario para los ejercicios de estimulación. (2): Formato de la señal utilizada para la estimulación. El formato de la señal está relacionado con el tipo de prueba. (3).- Alimentación eléctrica (batería).

La estimulación crónica es utilizada en caracterización “in-vivo” de; (i) Los sistemas orientados a prótesis permanentes o con propósitos de rehabilitación. (ii) La respuesta de órganos o tejidos. El término “in-vivo” se refiere a experimentos llevados a cabo en pacientes vivos. Por una parte se evalúa la biocompatibilidad de los materiales usados, y además se envían señales conocidas, o patrones, al tejido nervioso particular y se evalúa la respuesta del órgano investigado o la respuesta en el comportamiento del paciente. En una prótesis crónica, propiamente no se envían señales naturales para ser usadas por el paciente, sino que se envían patrones muy simples para hacer una valoración clínica de la respuesta [2.15].

2.4.- Implantación cortical

2.4.1.- Arquitectura de la corteza visual

La vía óptica es la trayectoria recorrida por la información introducida al cerebro a través de la ventana óptica, el ojo. Las zonas recorridas son mostradas en las Figuras 2-6 y 2-7. Consiste principalmente de: la retina, el nervio óptico, tracto óptico, cuerpo lateral geniculado, radiación óptica y corteza visual primaria.

La información está codificada en impulsos nerviosos eléctricos. El tálamo, conjunto de núcleos encargado de organizar información sensorial, auditiva, visual, motora y producir emociones, es donde se ubica el cuerpo lateral geniculado [2.28]. En la corteza visual primaria tiene lugar la visión. Los objetos son particionados para analizarlos en detalle. A lo largo de la vía óptica hay un constante intercambio de información con otras regiones del cerebro.

En 1909 Korbinian Brodmann publicó una serie de estudios realizados sobre primates. En la publicación define por vez primera la arquitectura de la corteza cerebral [2.29]. Casi

al mismo tiempo, Alfred Walter Campbell, en un trabajo publicado el mismo año, definió la arquitectura de la corteza cerebral, desde un punto de vista más conservador. Brodman, en particular, estableció la primera versión de la nomenclatura mediante la cual se describe el mapa de la corteza cerebral, hasta nuestros días. Brodman localizó un gran número de áreas corticales, mientras que Campbell propuso sólo unas cuantas áreas, argumentando que algunas de dichas áreas se extendían a través de la corteza cerebral [2.30].




Figura 2-6.- Vía óptica: localización intracraneal




Figura 2-7.- Vía óptica: vista superior

La nomenclatura de las zonas corticales del sistema visual se muestra a continuación [2.31-2.32].

Nomenclatura	Nombre
V1	Área visual 1
V2	Área visual 2
V3	Área visual 3
VP	Ventral posterior
V3A	Área visual V3A
V4	Área visual4
VOT	Ventral occipital-temporal
V4t	Zona de transición V4
MT	Área temporal media

En la Figura 2-8 se presenta la ubicación de la “vía óptica” del sistema visual humano. Desde el ojo hasta las distintas zonas de la corteza visual.

La corteza cerebral se divide topológicamente, para su estudio, en cuatro grandes regiones: (1): lóbulo frontal, (2): lóbulo parietal, (3): lóbulo temporal y (4): lóbulo occipital [2.28]. Este último comprende el sistema visual. La corteza visual primaria es la zona V1, y pertenece al sistema visual, también es conocida como corteza estriada. En términos de la nomenclatura de Korbinian Brodmann, la corteza estriada corresponde a la zona de Brodmann 17 [2.33-2.34].

El sistema visual comprende las regiones, desde la región V1 hasta la región V4V, mostradas en la Tabla 2-3 [2.35]. Regiones que por lo menos en la actualidad, están bien identificadas.




Figura 2-8.- Zona cortical visual [2.33]

La información visual es enviada desde la retina hasta la región V1, pasando por el quiasma y el cuerpo lateral geniculado. En la región V1, la información es procesada y repartida a las sub-regiones “*delgada*”, “*pálida*” y “*gruesa*” de V2. A su vez, la información es procesada en las regiones de V2 y a continuación repartida a las zonas V4 y MT [2.36]. La información es segregada en cada etapa del sistema óptico, lo cual significa que una parte es utilizada en una determinada etapa y otra parte no utilizada es enviada a la siguiente etapa. Cada etapa es un filtro segregador.

2.4.2.- *Implante cortical*

Es el término utilizado para referirse a la prótesis colocada sobre la corteza visual primaria con el propósito de estimularla con impulsos eléctricos codificados. El código de la señal con la cual los impulsos estimulan a la corteza visual, está bajo un protocolo aún no estandarizado. Hasta la fecha sólo se cuenta con el protocolo biológico establecido por los distintos tipos de campos receptivos descubiertos en el sistema nervioso central. Los impulsos son enviados a la región occipital V1 a través de electrodos. La señal visual contiene la imagen y es codificada en impulsos eléctricos. El procesamiento tiene lugar en una computadora y la señal es acoplada a los electrodos. El acoplamiento puede ser

cableado o inalámbrico, cada uno de los cuales será descrito a continuación. Este tipo de prótesis están enfocados a resolver parcialmente enfermedades de ceguera, epilepsia entre otros.

2.4.3.- Implante cortical cableado

Mediante un procedimiento quirúrgico legal se hace una apertura en el cráneo a la altura del lóbulo occipital. Los electrodos, en forma de matriz, son colocados sobre la región 17 de Brodmann. El acoplamiento de la señal se lleva a cabo mediante un cable plano, desde el procesador hasta los electrodos. Después de terminada la instalación de los electrodos, la placa del cráneo retirada es nuevamente colocada en su lugar. El cable es colocado en el borde de la abertura craneal [2.38-2.41]. Los primeros implantes fueron realizados sobre pacientes humanos afectados en terrenos minados durante la guerra en Vietnam. Los pacientes pudieron distinguir patrones e incluso letras mediante un arreglo de 8x8 electrodos. No obstante que los resultados fueron excelentes, el método de implantes corticales cableados actualmente están siendo desplazados por otros métodos, debido principalmente a los riesgos de infección por la introducción de cable a través del cráneo.

2.4.4.- Implante cortical inalámbrico

Los implantes inalámbricos consisten, en general, de un sistema transmisor-receptor de radiofrecuencia. Un circuito receptor junto con un arreglo de electrodos es implantado en la corteza visual, específicamente en la región occipital V1. La señal es enviada desde el exterior por un subsistema compuesto de una cámara de video y un procesador el cual codifica la imagen en impulsos eléctricos [2.11, 2.42-2.44]. En general, los sistemas son similares al mostrado en la Figura 2-9, aunque varían en métodos de procesamiento. Comparado con los implantes cableados, este método ofrece la ventaja de disminuir los riesgos de infección por la introducción de cables. Además, un sistema inalámbrico similar es empleado en las prótesis epiretinales, lo cual fue descrito en la sección 2.1.1.




Figura 2-9.- Diagrama a bloques de un sistema general de prótesis inalámbrica [2.44]

2.5.- Sensores de imagen para implante retinal

De los distintos tipos de prótesis presentados en la sección 2.1, se distinguen dos tipos principales de sensores de imagen: (a) sensor CMOS extraocular y (b) sensor CMOS intraocular. Los primeros están orientados, por su propio planteamiento, para implantes epiretinales y supracoroidales. Los segundos son candidatos apropiados, por su orientación y posición (Figura 2-11), para ser usados en implantes subretinales, implementados por la metodología de procesamiento local a nivel de píxel, con tecnología estándar CMOS.

2.5.1.- Implantes epiretinales

En la Figura 2-10 se presenta la posición de un implante epiretinal. La luz llega por la espalda de la oblea. Sin embargo, en tecnología estándar los dispositivos ópticos son colocados en la misma cara de la oblea donde son colocados los electrodos. El costo de fabricar sensores de imagen en la cara opuesta de los electrodos aumenta. En consecuencia el tipo de implante epiretinal está orientado hacia unidades extraoculares con acoplamiento inalámbrico hacia los electrodos [2.11, 2.45].




Figura 2-10.- Implante epiretinal

2.5.2.- Implantes supracoroidales

Como se muestra en la Figura 2-4, el implante es colocado entre la esclerótica y la coroides. La luz incidente sobre la retina alcanza débilmente al implante, lo que hace poco factible la inserción de los dispositivos ópticos en el implante directamente. Ello hace que este tipo de implante sea orientado preferentemente a unidades extraoculares con acoplamiento inalámbrico [2.46], como el que se muestra en la Figura 2-2.

2.5.3.- Implantes subretinales

La posición de un implante subretinal, se muestra en la Figura 2-11. Los dispositivos ópticos pueden ser colocados en la misma cara de la oblea, donde son colocados los electrodos. Ello hace factible que el procesador de imagen sea colocado completamente en forma intraocular, sin necesidad de una cámara externa. También demanda como requerimiento, la optimización de superficie y en consecuencia el número de transistores. Esta fue la razón por la que surgió la propuesta de hacer procesamiento local a nivel de píxel, la cual fue inicialmente presentada por Keiichiro Kagawa y sus colegas [2.47] en tecnología estándar CMOS y tiene como base procesamiento digital. A diferencia de esa propuesta, en este trabajo de Tesis se propone *procesamiento analógico, pulsado y probabilístico*, como se ha descrito anteriormente, con el objetivo adicional de hacer un mayor acercamiento con las neuronas biológicas.




Figura 2-11.- Posición de un implante subretinal

2.6.- Sensores de imagen CMOS para implantes subretinales

Actualmente se está dedicando mucho esfuerzo alrededor del mundo para desarrollar implantes subretinales, lo cual consiste en: (a) un arreglo de dispositivos ópticos, (b) un arreglo de unidades de procesamiento, cada una de estas asociada a cada dispositivo óptico y (c) un arreglo de electrodos, asociado cada uno de estos electrodos a cada unidad de procesamiento. En otras palabras, en esta nueva metodología emergente cada píxel contiene: (i) al fotodetector, dispositivo óptico o unidad de entrada, (ii) la unidad de procesamiento, y (iii) al electrodo o unidad de salida. Los tres conceptos citados constituyen un píxel de un sensor de imagen subretinal.

En la Figura 2-12 se muestra el diagrama a bloques de un píxel en un sensor de imagen subretinal.




Figura 2-12.- Diagrama a bloques de un píxel en un sensor de imagen subretinal [2.47]

2.6.1.- Implantes subretinales de procesamiento mezclado, analógico con digital.

En general hay dos enfoques para desarrollar procesamiento a nivel de píxel. Cada caso se distingue por la parte del procesamiento analógico.

Modulación de la frecuencia de pulsos (PFM)

Bloque analógico

Concepto que ha sido elaborado por una serie de publicaciones en la que participan por lo menos dos grupos de trabajo [2.46, 2.48-2.51]. El bloque analógico y sus variantes se muestran en las Figuras 2-13 a 2-15. En la salida pulsada, la frecuencia de los pulsos es

modulada por la intensidad de la luz incidente sobre el fotodiodo. Aunque la señal consiste de un tren de pulsos, es considerada analógica ya que su frecuencia depende linealmente de la intensidad de luz. En otras palabras, la rapidez con la cual es alcanzado el nivel de referencia en el fotodiodo es función lineal de la intensidad de luz. Además, la pendiente de descarga del fotodiodo es función continua (analógica) de la luz.




Figura 2-13.- PFM con elemento de retardo a la salida del comparador [2.47]




Figura 2-14.- PFM con elemento de retardo en el lazo de realimentación [2.49]




Figura 2-15.- PFM retardado por inversores [2.48]

Bloque digital

El bloque digital realiza operaciones de: (a) comparación, (b) almacenamiento de datos, (c) supresión y (d) promoción de pulsos, con el fin de reproducir contraste, detectar bordes, etc. En la Figura 2-16 se muestra un diagrama a bloques del bloque digital.

Una operación de comparación tiene lugar entre un par de vecinos. De forma secuencial son realizadas estas operaciones entre pares hasta completar los ocho vecinos, en una matriz de 3x3 pixeles. El bloque de selección, es usado para seleccionar el tipo de operación a realizar, supresión ó promoción de pulsos. Al finalizar la operación el resultado es entregado a un amplificador o buffer con el fin de acoplar la señal al electrodo.





Figura 2-16.- Bloque digital de un implante subretinal [2.47]

Una desventaja del sistema descrito es la dificultad para manejar los tiempos de retardo en el bloque analógico. Para obtener tiempos adecuados por lo general se tiene que recurrir a elementos externos al chip.

Detectores de nivel

Bloque analógico

El principio de operación se establece en las Figuras 2-17 y 2-18. Como se muestra en la Figura 2-17, los voltajes de los píxeles vecinos se establecen en las entradas inversoras de los comparadores analógicos.



*Figura 2-17.- Principio de operación de un implante subretinal, por detectores de nivel (a):
diagrama a bloques, (b): bloque analógico*




Figura 2-18.- Principio de operación del codificador de direcciones [2.52]

En este caso la matriz consta sólo de cinco píxeles, ST, SR, SC, SL y SB, como se muestra en la Figura 2-17(b). Un voltaje de referencia en forma de rampa es barrido periódicamente en las entradas no inversoras de los comparadores analógicos. El primer comparador que se dispara es aquel cuya entrada llega desde el píxel más iluminado, ya que

es el que más rápido alcanza el nivel de muestreo, de acuerdo con la forma de los voltajes mostrados en las Figuras de la 2-13 a la 2-15. Posteriormente se disparan los otros comparadores, en orden de prioridad. Como se puede apreciar, las salidas de los comparadores están ordenadas en el tiempo, en orden de prioridad.

Bloque digital

El principio de operación del bloque digital se muestra en la Figura 2-18. Sólo se muestra para el caso de dos entradas. Para cuatro entradas, el principio de operación es similar, aunque se incrementa significativamente la cantidad de circuitería.

La operación del circuito de la Figura 2-18 es como sigue: **(A)** Supóngase que las salidas inicialmente entregadas por los comparadores ST y SC son cero, entonces un nivel cero lógico es almacenado en B1 y B2 con los transistores **rst** habilitados. **(B)** Al poner en marcha el circuito los transistores **rst** son deshabilitados. Supóngase que ST es el píxel más iluminado. Entonces un nivel uno lógico es colocado en B2 y un nivel cero lógico es sostenido en B1, aún cuando posteriormente el píxel SC alcance el nivel de muestreo. Si este es el caso, *(i-b)* se habilita la operación de promoción de pulsos sobre el píxel ST, lo cual significa que se suman su respuesta inicial más la respuesta del píxel SC, mediante una operación lógica OR. *(ii-c)* Se habilita la operación de supresión sobre el píxel SC, lo cual significa que la frecuencia de respuesta del píxel SC es disminuida mediante una operación lógica OR-exclusiva. **(C)** Supóngase que SC es el píxel más iluminado. Entonces un nivel uno lógico es colocado en B1 y un nivel cero lógico es sostenido en B2, aún cuando posteriormente el píxel ST alcance el nivel de muestreo. En este caso, *(i-c)* se habilita la operación de promoción de pulsos en la respuesta del píxel SC y *(ii-c)* se habilita la operación de supresión de pulsos en el píxel ST.

2.7.- Conclusiones

Se han presentado los tipos más importantes de implantes para el sistema visual. Algunos aún bajo estudio y otros ya con proyectos comerciales.

Existe una gran cantidad de publicaciones dedicados al desarrollo de modelos y experimentación. Sin embargo se han seleccionado aquellos con un nivel de factibilidad mayor.

El apartado dedicado a la arquitectura del sistema visual (sección 2.4.1), tiene como importancia la ubicación del tema de los implantes visuales en el contexto adecuado.

De todos los modelos mezclados (analógico-digital) propuestos en la literatura, se han presentado los principios de operación de aquellos casos más prácticos o con mayor factibilidad.

Se encontró que en el caso de los implantes subretinales, el sistema completo: (a) la unidad de entrada, esto es, el fotorreceptor, (b) la unidad de procesamiento, (c) la unidad de salida, es decir, electrodos, pueden ser fabricados dentro del mismo chip, y más aún, las tres unidades contenidas en cada píxel.

Como resultado, se ha seleccionado el concepto de implantes subretinales, para orientar el diseño del prototipo prótesis de retina con procesamiento pulsado basado en tecnología CMOS, propuesto en este trabajo de tesis doctoral.

2.8.- Referencias

[2.1].- Current and future prospects for optoelectronic retinal prosthesis. *J. Dowling. Eye*, Vol. 23, pp. 1999-2005. 2009. *Cambridge Ophthalmology Symposium*.

[2.2].- Prosthetic interfaces with the visual system: biological issues. Topical Review. Ethan D Cohen. *Journal of Neural Engineering*, 4 (2007) R14–R31.

[2.3].- Advances in the development of visual prosthesis. Rohit R. Lakhanpal, MD, Douglas Yanai, MD, James D. Weiland, PhD, Gildo Y. Fujii, MD, Sean Caffey, BA, Robert J. Greenberg, MD, PhD, Eugene de Juan, Jr, MD, and Mark S. Humayun, MD, PhD. *Current Opinion in Ophthalmology* 2003, Vol. 14, pp. 122–127.

[2.4].- Evaluation of Electrical Stimulus Current Applied to Retina Cells for Retinal Prosthesis. Keita Motonami, Taiichiro Watanabe, Jun Deguchi, Takafumi Fukushima, Hiroshi Tomita, Eriko Sugano, Manami Sato, Hiroyuki Kurino, Makoto Tamai and Mitsumasa Koyanagi. *Japanese Journal of Applied Physics* Vol. 45, No. 4B, 2006, pp. 3784–3788.

[2.5].- Subretinal implantation of semiconductor-based photodiodes: Progress and challenges. Neal S. Peachey, PhD; Alan Y. Chow, MD. *Journal of Rehabilitation Research and Development* Vol. 36 No. 4, October 1999.

[2.6].- Phosphenes produced by electrical stimulation of human occipital cortex, and their application to the development of a prosthesis for the blind. W. H. Dobbelle and M. G. Mladejovsky. *The Journal of Physiology*, Vol. 243, pp. 553-576. 1974.

[2.7].- Will Retinal Implants Restore Vision?. Eberhart Zrenner. *Science*, Vol. 295, February 8, 2002.

[2.8].- Visual Neuroprosthesis: A Non Invasive System for Stimulating the Cortex. Moisés Piedade, José Gerald, *Member, IEEE*, Leonel Augusto Sousa, *Senior Member, IEEE*, Gonçalo Tavares, *Member, IEEE*, and Pedro Tomás, *Student Member, IEEE*. *IEEE Transactions on Circuits and Systems-I: Regular Papers*, Vol. 52, no. 12, pp. 2648-2662, December 2005.

[2.9].- Outer Retinal Degeneration. *An Electronic Retinal Prosthesis as a Treatment Strategy*. John I. Loewenstein, MD; Sandra R. Montezuma, MD; Joseph F. Rizzo III, MD. *Arch Ophthalmol*. 2004;122:587-596.

[2.10].- MEMS technologies for epiretinal stimulation of the retina. W. Mokwa. *Journal of Micromechanics and Microengineering*. Vol. 14 pp. S12-S16. 2004.

[2.11].- Single-Chip CMOS Image Sensors for a Retina Implant System. Markus Schwarz, Ralf Hauschild, Bedrich J. Hosticka, *Senior Member, IEEE*, Jürgen Huppertz, *Student Member, IEEE* Thorsten Kneip, *Member, IEEE*, Stephan Kolnsberg, Lutz Ewe, and Hoc Khiem Trieu. *IEEE Transaction on circuits and Systems-II: Analog and Digital Signal Processing*, Vol. 46, no. 7, pp. 870-877, July 1999.

[2.12].- Implantation and Explantation of a Wireless Epiretinal Retina Implant Device: Observations during the EPIRET3 Prospective Clinical Trial. Gernot Roessler, Thomas Laube, Claudia Brockmann, Thomas Kirschkamp, Babac Mazinani, Michael Goertz, Christian Koch, Ingo Krisch, Bernd Sellhaus, Hoc Khiem Trieu, Joachim Weis, Norbert Bornfeld, Harald Røthgen, Arthur Messner, Wilfried Mokwa, and Peter Walter. *Investigative Ophthalmology & Visual Science*, June 2009, Vol. 50, No. 6, pp. 3003-3008.

[2.13].- Studies on the feasibility of a subretinal visual prosthesis: data from Yucatan micropig and rabbit. Hartmut N. Schwahn Florian Gekeler Konrad Kohler Karin Kobuch Helmut G. Sachs Frank Schulmeyer Wolfgang Jakob Veit-Peter Gabel Eberhart Zrenner. *Graefe's Arch Clin Exp Ophthalmol* (2001) 239:961–967.

[2.14].- Effect of shape and coating of a subretinal prosthesis on its integration with the retina. A. Butterwick, P. Huie, B.W. Jones, R.E. Marc, M. Marmor, D. Palanker. *Experimental Eye Research* 88 (2009) 22-29. Elsevier.

[2.15].- Visual perception in a blind subject with a chronic microelectronic retinal prosthesis. Mark S. Humayun, James D. Weiland, Gildo Y. Fujii, Robert Greenberg, Richard Williamson, Jim Little, Brian Mech, Valerie Cimmarusti, Gretchen Van Boemel, Gislin Dagnelie, Eugene de Juan Jr. *Vision Research* 43 (2003) 2573–2581. Elsevier.

[2.16].- The Artificial Silicon Retina Microchip for the Treatment of Vision Loss From Retinitis Pigmentosa. Alan Y. Chow, MD; Vincent Y. Chow, BS; Kirk H. Packo, MD; John S. Pollack, MD; Gholam A. Peyman, MD; Ronald Schuchard, PhD. *Arch Ophthalmol*, Vol. 122, pp. 460-469, April 2004.

[2.17].- Factors Affecting Perceptual Thresholds in Epiretinal Prosthesis. Chloé de Balthasar, Sweta Patel, Arup Roy, Ricardo Freda, Scott Greenwald, Alan Horsager, Manjunatha Mahadevappa, Douglas Yanai, Matthew J. McMahon, Mark S. Humayun, Robert J. Greenberg, James D. Weiland, and Ione Fine. *Investigative Ophthalmology & Visual Science*, June 2008, Vol. 49, No. 6.

[2.18].- Retinal replacement —the development of microelectronic retinal prosthesis— experience with subretinal implants and new aspects. Review. Helmut G. Sachs Veit-Peter Gabel. *Graefe's Arch Clin Exp Ophthalmol* (2004) 242:717–723.

[2.19].- Electrophysiological Studies of the Feasibility of Suprachoroidal-Transretinal Stimulation for Artificial Vision in Normal and RCS Rats. Hiroyuki Kanda, Takeshi Morimoto, Takashi Fujikado, Yasuo Tano, Yutaka Fukuda, and Hajime Sawai. *Investigative Ophthalmology & Visual Science*, February 2004, Vol. 45, No. 2, pp. 560-566.

[2.20].- Evaluation of stimulus parameters and electrode geometry for an effective suprachoroidal retinal prosthesis. Mohit N Shivdasani, Chi D Luu, Rosemary Cicione, James B. Fallon, Penny J. Allen, James Leuenberger, Gregg J. Suaning, Nigel H. Lovell, Robert K. Shepherd and Chris E. Williams. *J. Neural Eng.* 7 (2010) 036008, pp. 1-11.

[2.21].- Transretinal electrical stimulation by an intrascleral multichannel electrode array in rabbit eyes. Kazuaki Nakauchi, Takashi Fujikado, Hiroyuki Kanda, Takeshi Morimoto, Jun S. Choi, Yasushi Ikuno, Hirokazu Sakaguchi, Motohiro Kamei, Masahito Ohji, Tohru Yagi, Shigeru Nishimura, Hajime Sawai, Yutaka Fukuda and Yasuo Tano. *Graefe's Archive for Clinical and Experimental Ophthalmology*. Volume 243, Number 2, pp. 169-174, February de 2005.

[2.22].-Efficacy of Suprachoroidal-Transretinal Stimulation in a Rabbit Model of Retinal Degeneration. Kentaro Nishida, Motohiro Kamei, Mineo Kondo, Hirokazu Sakaguchi, Mihoko Suzuki, Takashi Fujikado, and Yasuo Tano. *Investigative Ophthalmology & Visual Science*, April 2010, Vol. 51, No. 4, pp. 2263-2268.

[2.23].-A Suprachoroidal Electrical Retinal Stimulator Design for Long-Term Animal Experiments and In Vivo Assessment of Its Feasibility and Biocompatibility in Rabbits. J. A. Zhou, S. J. Woo, S. I. Park, E. T. Kim, J. M. Seo, H. Chung, and S. J. Kim. Hindawi Publishing Corporation *Journal of Biomedicine and Biotechnology*, Volume 2008, Article ID 547428, pp. 1-10.

[2.24].- Chronic Stimulation of Ocular Sympathetic Fibers in Unanesthetized Rabbits. Carlos Belmonte, Esteban Perez, Laura G. Lopez-Briones, and Juana Gallar. *Invest. Ophthalmol. Visual Science (IOVS)*, Vol. 28, pp. 194-197. 1987.

[2.25].- Fast-to-Slow Conversion Following Chronic Low-Frequency Activation of Medial Gastrocnemius Muscle in Cats. I. Muscle and Motor Unit Properties. T. Gordon, N. Tyreman, V. F. Rafuse, and J. B. Munson. *The Journal of Neurophysiology*, Vol. 77, pp. 2585-2604. 1997.

[2.26].- A method for chronically implanting stimulating electrodes into the brains of locusts, and some results of stimulation. C. H. Fraser Rowell. *J. Exp. Biology*, Vol. 40, pp. 271-284. 1963.

[2.27].- Exacerbation of Motor Neuron Disease by Chronic Stimulation of Innate Immunity in a Mouse Model of Amyotrophic Lateral Sclerosis. Minh Dang Nguyen, Thierry D'Aigle, Geneviève Gowing, Jean-Pierre Julien, and Serge Rivest. *The Journal of Neuroscience*, February 11, 2004 • 24(6):1340 –1349.

[2.28].- Anatomía Integral. Patricia Herrera Saint-Leu, Tomás Barrientos Fortes, Rogelio Fuentes Santoyo, Mario Alva Rodríguez. Editorial Trillas. Primera Edición Septiembre del 2008. ISBN 978-968-24-8358-5.

[2.29].- The future of mapping sensory cortex in primates: three of many remaining issues. Jon H. Kaas. *Phil. Trans. R. Soc. B* (2005) 360, 653–664.

[2.30].- Brain maps, great and small: lessons from comparative studies of primate visual cortical organization. Marcello G. P. Rosa, and Rowan Tweedale. *Phil. Trans. R. Soc. B* (2005) 360, 665–691.

[2.31].- Distributed Hierarchical Processing in the Primate Cerebral Cortex. Daniel J. Felleman and David C. Van Essen. *Cerebral Cortex* Jan/Feb 1991;Vol. 1, N1; pp. 1-47.

[2.32].- Neuroimaging Weighs In: Humans Meet Macaques in “Primate” Visual Cortex. Roger B. H. Tootell, Doris Tsao, and Wim Vanduffel. *The Journal of Neuroscience*, May 15, 2003, 23(10):3981–3989.

[2.33].- Functional analysis of primary visual cortex (V1) in humans. Roger B. H. Tootell, Nouchine K. Hadjikhani, Wim Vanduffel, Arthur K. Liu, Janine D. Mendola, Martin I. Sereno, and Anders M. Dale. *Proc. Natl. Acad. Sci. USA* Vol. 95, pp. 811–817, February 1998.

[2.34].- Neurofilament Protein and Neuronal Activity Markers Define Regional Architectonic Parcellation in the Mouse. Visual Cortex. Estel Van der Gucht, Patrick R. Hof, Leen Van Brussel, Kalina Burnat, and Lutgarde Arckens. *Cerebral Cortex* December 2007;17:2805-2819.

[2.35].- The Representation of Behavioral Choice for Motion in Human Visual Cortex. John T. Serences and Geoffrey M. Boynton. *The Journal of Neuroscience*, November 21, 2007, 27(47):12893–12899.

[2.36].- Four Projection Streams from Primate V1 to the Cytochrome Oxidase Stripes of V2. Frederick Federer, Jennifer M. Ichida, Janelle Jeffs, Ingo Schiessl, Niall McLoughlin, and Alessandra Angelucci. *The Journal of Neuroscience*, December 9, 2009 • 29(49):15455-15471.

[2.37].-Information Processing in the Primate Visual System: An Integrated Systems Perspective. David C. Van Essen, Charles H. Anderson, Daniel J. Felleman. *Science* Vol. 255, 24 January 1992.

[2.38].- Artificial Vision for the Blind: Electrical Stimulation of Visual Cortex Offers Hope for a Functional Prosthesis. W. H. Dobelle, M. G. Mladejovsky and J. P. Girvin. *Science* Vol. 183, pp. 440-443, 1 February 1974. *Neuroprostheses Program, Institute for Biomedical Engineering. University of Utah, 19 East Oakland Avenue. Salt Lake City 84115. Departments of Neurosurgery and Physiology. University of Western Ontario, London, Ontario, Canada.*

[2.39].- Phosphenes produced by electrical stimulation of human occipital cortex, and their application to the development of a prosthesis for the blind. W. H. Dobelle, M. G. Mladejovsky. *Journal of Physiology*, Vol. 243, pp. 553-576. 1974.

[2.40].- Feasibility of a visual prosthesis for the blind based on intracortical microstimulation of the visual cortex. E. M. Schmidt, M. J. Bak, F. T. Hambrecht, C. V. Kufta, D. K. O'Rourke and P. Vallabhanath. *Brain* Vol. 119, pp. 507-522, 1996.

[2.41].- A Model for Intracortical Visual Prosthesis Research. Philip Troyk, Martin Bak, Joshua Berg, David Bradley, Stuart Cogan, Robert Erickson, Conrad Kufta, Douglas McCreery, Edward Schmidt and Vernon Towle. *Artif Organs*, Vol. 27, No. 11, 2003, pp. 1005-1015.

[2.42].- Visual Neuroprosthesis: A Non Invasive System for Stimulating the Cortex. Moisés Piedade, José Gerald, Member, IEEE, Leonel Augusto Sousa, Senior Member, IEEE, Gonçalo Tavares, Member, IEEE, and Pedro Tomás, Student Member, *IEEE Transactions on Circuits and Systems-I*: Regular papers, Vol. 52, No. 12, December 2005. pp. 2648-2662.

[2.43].- A Modular 32-Site Wireless Neural Stimulation Microsystem. Maysam Ghovanloo, Member, IEEE, and Khalil Najafi, Fellow, IEEE. *IEEE Journal of Solid-State Circuits*, Vol. 39, No. 12, pp. 2457-2466, December 2004.

[2.44].- Vision implants: An electrical device will bring light to the blind. Niu Jinhai, Liu Yifei, Ren Qiushi, Zhou Yang, Zhou Ye and Niu Shuai. *Science in China Series F: Information Sciences*, Vol. 51, No. 1, pp.101-110. January 2008.

[2.45].- Evaluation of Electrical Stimulus Current Applied to Retina Cells for Retinal Prosthesis. Keita Motonami, Taiichiro Watanabe, Jun Deguchi, Takafumi Fukushima, Hiroshi Tomita, Eriko Sugano, Manami Sato, Hiroyuki Kurino, Makoto Tamai and Mitsumasa Koyanagi. *Japanese Journal of Applied Physics*, Vol. 45, No. 4B, pp. 3784-3788. 2006.

[2.46].- Silicon LSI-Based Smart Stimulators for Retinal Prosthesis. *A Flexible and Extendable Microchip-Based Stimulator*. Jun Ohta, Takashi Tokuda, Keiichiro Kagawa, Tetsuo Furumiya, Akihiro Uehara, Yasuo Terasawa, Motoki Ozawa, Takashi Fujikado, and Yasuo Tano. *IEEE Engineering in Medicine and Biology Magazine*. September/October 2006.

[2.47].- Pulse-Domain Digital Image Processing for Vision Chips Employing Low-Voltage Operation in Deep-Submicrometer Technologies. Keiichiro Kagawa, Koutaro Yasuoka, David C. Ng, Tetsuo Furumiya, Takashi Tokuda, Jun Ohta and Masahiro Nunoshita. *IEEE Journal of Selected Topics in Quantum Electronics*, Vol. 10, No. 4, July/August 2004, pp. 816-828.

[2.48].- Proposal of Application of Pulsed Vision Chip for Retinal Prosthesis. Jun Ohta, Norikatsu Yoshida, Keiichiro Kagawa and Masahiro Nunoshita. *Jpn. J. Appl. Phys.* Vol. 41 (2002) pp. 2322–2325.

[2.49].- A High Dynamic Range CMOS Image Sensor With Inpixel Light-to-Frequency Conversion. Xiuling Wang, Winnifred Wong, *Student Member, IEEE*, and Richard Hornsey, *Senior Member, IEEE*. *IEEE Transactions on Electron Devices*, Vol. 53, No. 12, December 2006, pp. 2988-2992.

[2.50].- A wide dynamic range CMOS PFM digital pixel sensor with in-pixel variable voltage reference. Yong Chen, Fei Yuan, Gul Khan. Springer. Mixed Signal Letter. *Analog Integr. Circ. Sig. Process. Published Online*, 21 March 2009.

[2.51].- Pulse Frequency Modulation Based CMOS Image Sensor for Subretinal Stimulation. David C. Ng, *Student Member, IEEE*, Tetsuo Furumiya, Koutaro Yasuoka, Akihiro Uehara, Keiichiro Kagawa, Takashi Tokuda, Masahiro Nunoshita, *Member, IEEE*, and Jun Ohta, *Member, IEEE*. *IEEE Transactions on Circuits and Systems-II: Express Briefs*, Vol. 53, No. 6, June 2006, pp. 487-491.

[2.52].- A 128 128 Pixel 120-dB Dynamic-Range Vision-Sensor Chip for Image Contrast and Orientation Extraction. Pierre-François Rüedi, *Member, IEEE*, Pascal Heim, *Associate Member, IEEE*, François Kaess, *Member, IEEE*, Eric Grenet, Friedrich Heitger, Pierre-Yves Burgi, Stève Gyger, and Pascal Nussbaum. *IEEE Journal of Solid-State Circuits*, Vol. 38, No. 12, December 2003.

[2.53].- Doheny Eye Institute. University of Southern California. Doheny Eye Center. www.doheny.org

CAPÍTULO 3

CARACTERIZACIÓN DE DISPOSITIVOS EN EL DISEÑO UNO

3.1.- Introducción

Un *sensor óptico* es un dispositivo transductor de energía luminosa en energía eléctrica, mientras que un *sensor de imagen* es un arreglo de dispositivos ópticos que complementado con un módulo de procesamiento, este sensor puede reproducir una imagen.

Los tipos de sensores ópticos posibles de obtener mediante tecnología estándar se clasifican en (a) (CCD), (b) foto-compuertas (FG), (c) fototransistores y (d) fotodiodos.

En la actualidad los sensores de imagen usados en cámaras digitales, basados en CCD son los más revolucionados y en consecuencia son usados en aplicaciones donde se requiere de altas prestaciones. Como desventajas tienen, alto costo y alto consumo de potencia principalmente. Estas desventajas han dado lugar desde hace ya décadas a una intensa investigación en el campo de sensores ópticos basados en dispositivos de estado sólido como los fototransistores, fotodiodos y foto-compuertas.

En los sensores de imagen basados en CCD, cada píxel es un pozo de potencial. Los portadores de carga son atrapados por un voltaje aplicado por medio de un contacto eléctrico (Figura 3-1).




Figura 3-1.- Principio de operación de un sensor de imagen basado en CCD

En la Figura 3-1, los portadores generados por luz son atrapados debajo del contacto 1, esto se debe al voltaje V aplicado al contacto 1. Dicha carga es desplazada hacia la derecha, hasta la salida, por la aplicación secuencial de voltaje a las terminales 2, 3, 4, etc. A la salida del arreglo un convertidor Analógico/Digital convierte la carga extraída a niveles lógicos para su posterior aplicación.

La operación de los dispositivos basados en foto-compuerta (Figura 3-2), es parecida a la operación de los CCD, excepto que la carga generada por luz es desplazada sólo una posición, de la foto-compuerta al “nodo de transferencia”. A continuación dicha carga es convertida a corriente eléctrica en el nodo de sensado. Después, la corriente es convertida a voltaje en la compuerta de M2. La “salida” es leída en forma de corriente o en forma de voltaje dependiendo de la aplicación.




Figura 3-2.- Principio de operación de la foto-compuerta

En un fotodiodo la luz genera una corriente de fuga en una unión P-N polarizada en inversa. Un fototransistor consiste de dos uniones P-N polarizadas en inversa. La corriente de fuga generada por el efecto de la luz, es leída hacia el exterior desde una de las uniones. La sección transversal de ambos dispositivos se presenta en la Figura 3-3.




Figura 3-3.- (a) Fototransistor y (b) fotodiodo. Se destaca la región de carga espacial en cada unión

3.2 Diseño de la arquitectura

Uno de los puntos importantes para el diseño de una prótesis de retina como la que se propone en esta tesis es la caracterización del dispositivo, o sensor óptico que ha de usarse. Con ese propósito se diseñó y mandó fabricar un arreglo de transductores ó sensores ópticos.

Para la elección de la arquitectura y en consecuencia el tamaño de los dispositivos se tomaron como base, o criterios, los siguientes puntos:

- (a).- Elección del dispositivo o sensor óptico;
- (b).- Amplificar la señal del dispositivo óptico (fotodiodo y fototransistor);
- (c).- Obtener una ganancia relativamente baja de entre 10dB y 40dB;
- (d).- Disponer de un dispositivo para seleccionar renglones dentro de un arreglo;
- (e).- Implementar un circuito para controlar los tiempos de integración y de reinicio;
- (f).- Etapa de salida mediante un circuito de acoplamiento

Los dispositivos seleccionados para ser utilizados en el trabajo son: el fototransistor y el fotodiodo. Esto por la razón de que pueden ser implementados en tecnología estándar y además no requieren altos voltajes de operación.

El objetivo general del chip de prueba es ajustar los tamaños y caracterizar la operación de los dispositivos, el fototransistor y el fotodiodo, para lo cual se diseñó y mandó fabricar un prototipo de prueba en la primera etapa del trabajo de tesis. Los objetivos particulares de este diseño fueron: (i).- acoplar un amplificador de ganancia ajustable, a la salida de los dispositivos fotorreceptores, (ii).- estimar el desempeño en la respuesta de los dispositivos: rango dinámico, sensibilidad y respuesta en el dominio del tiempo. El circuito utilizado como celda básica del píxel, con base al estado del arte actual [3.1-3.3], se muestra en la Figura 3-4.

Uno de los dispositivos mostrados en la Figura 3-3, será seleccionado para construir una matriz de tamaño 3x3, la cual será la base del procesador analógico propuesto para esta Tesis. En ésta matriz, se llevarán a cabo operaciones analógicas entre el píxel central y los ocho píxeles vecinos. Como resultado, a la salida del píxel central se tendrá una señal pulsada, sin embargo el diseño completo se tiene en el Capítulo 4.

La descripción de los componentes de la Figura 3-4, es como sigue: La corriente generada en el sensor óptico es integrada en la capacitancia parásita “vista” en el nodo 2. Las componentes de capacitancia parásita son: (a) la capacitancia del sensor óptico, (b) las capacitancias de fuente y drenador de los transistores MSHUT y MREST respectivamente, (c) la capacitancia parásita de compuerta del transistor M1. Los transistores MSHUT y MREST son utilizados para controlar el tiempo de integración y de reset de la corriente óptimamente generada en el fotodiodo o fototransistor, de acuerdo con las señales de VSHU y VRES mostradas en la Figura 3-6.

El transistor M2 es utilizado como interruptor para seleccionar renglones en una matriz de celdas o píxeles. El amplificador queda formado por el transistor M1 y la fuente de corriente. A este tipo de amplificador se le conoce como amplificador “fuente común”. Se diseñó también un buffer conectado al nodo 4. El objetivo del buffer es tener un acoplamiento, con los instrumentos de medición en el exterior del chip, con el objetivo de minimizar la distorsión de la señal. Fue diseñado para operar como seguidor-fuente. El diagrama esquemático es mostrado en la Figura 3-5 b.




Figura 3-6.- Señales de control para integración de corriente generada por fotones

Los transistores MSHUT y MREST son transistores de canal P, por lo que son habilitados con un cero lógico y deshabilitados con un nivel alto. De manera que cuando la señal de Shutter está en nivel bajo, el transistor MSHUT se encuentra habilitado, esto es, la corriente puede fluir a lo largo de su canal. De igual forma es la operación del transistor

MREST. Los tiempos de integración, pueden ser ajustados para distintos tipos de análisis, igual que la ganancia del amplificador.

3.2.1.- Tamaño de los dispositivos

El diseño está basado en las reglas de diseño de MOSIS para la tecnología de 1.5 μ m. En esta tecnología el valor de lambda (λ) es de 0.8 μ m, por lo que las dimensiones de los transistores están en múltiplos de éste número λ . La tecnología de 1.5 μ m está basada en un proceso de tipo pozo-N y consta de las capas, formatos y reglas de diseño listados en la Tabla 3-1. Las columnas de los formatos GDS y CIF corresponden a los códigos con los cuales son identificadas las capas, en los formatos de los archivos enviados para la fabricación del diseño [3.4].

CAPA	FORMATO GDS	FORMATO CIF	REGLA #	NOTA
POZO-N	42	CWN	1	Difusión N
ACTIVA	43	CAA	2	N+ ó P+
PBASE	58	CBA	16	Opcional-transistor NPN
POLY	46	CPG	3	Físicamente
N+SELECT	45	CSN	4	Máscara para N+
P+SELECT	44	CSP	4	Máscara para P+
POLY2	56	CP2	11, 12 y 13	Opcional
CONTACTO	25	CCC	5, 6 y 13	
CONTACTO-POLY	47	CCP	5	Puede ser reemplazada por CONTACTO
CONTACTO-ACTIVA	48	CCA	6	
CONTACTO-POLY2	55	CCE	13	
METAL 1	49	CM1	7	Aluminio
VIA	50	CV1	8	
METAL 2	51	CM2	9	Aluminio
GLASS	52	COG	10	
PADS	26	XP		Si o no lleva bonding pad

Tabla 3-1.- Capas de materiales con los que cuenta la tecnología de 1.5 μ m [3.4]

La tecnología de 1.5 μ m a través de MOSIS, fue discontinuada en el año 2010. Sin embargo, el tamaño de los dispositivos ópticos, principalmente pueden ser escalados a otra tecnología de un tamaño menor de lambda.

Para ésta tecnología MOSIS recomienda que la mínima longitud de canal sea de 5 λ para prevenir efectos de modulación de canal, sin embargo dadas las condiciones de diseño

del amplificador, para los transistores M1 y M2, fue necesario usar la longitud mínima de la tecnología, esto es, $L=3\lambda$ como se muestra en la Tabla 3-2. Un análisis para la obtención de los tamaños se muestra en la siguiente sección 3.2.2.

TRANSISTORES DEL PIXEL		
TRANSISTOR	W(μM)	L(μM)
M1	15.2	2.4
M2	60.0	2.4
MSHUT	3.2	1.6
MREST	3.2	1.6
TRANSISTORES DE LA FUENTE DE CORRIENTE		
MC3	18.4	7.2
MC4	18.4	7.2
MC5	18.4	7.2
MC6	18.4	7.2
TRANSISTORES DEL CIRCUITO DE SALIDA (BUFFER)		
MSF1	60.0	7.2
MSF2	18.4	7.2
MSF3	18.4	7.2

Tabla 3-2.- Dimensiones de los transistores en la arquitectura del pixel

3.2.2.- Diseño del amplificador

El amplificador es formado por el transistor M1 y la fuente de corriente I_{sc} . El diagrama esquemático de la fuente de corriente es mostrado en la Figura 3-5 a. Para el diseño del amplificador se propuso el valor de $23\mu\text{A}$ de la fuente de corriente y la condición de saturación en los transistores que forman al amplificador.

Como se mencionó anteriormente, para seleccionar renglones dentro del arreglo se incluyó el transistor M2 dentro de la arquitectura del píxel (Figura 3-4-b). Aunque M2 no es estrictamente necesario en la arquitectura del amplificador, fue importante incluirlo en el análisis de éste con el fin de conocer su efecto sobre el desempeño del mismo amplificador. La corriente de diseño es ajustada mediante el resistor externo RCASC. El diseño se llevó a cabo con los parámetros de diseño de la tecnología de $1.5\mu\text{m}$. Con esta tecnología las dimensiones mínimas de un transistor son de, $W = 2.4\mu\text{m}$ y $L = 1.6\mu\text{m}$. Estas dimensiones mínimas marcaron el criterio para la corriente propuesta para la fuente.

Con el fin de poder hacer una estimación del efecto de los tamaños de los transistores sobre el desempeño del amplificador, se hizo un análisis aproximado del circuito de pequeña señal del amplificador. El análisis parte del modelo simplificado de pequeña señal del transistor. Dicho modelo se muestra en la Figura 4-10-a. El modelo no contempla el efecto de cuerpo.

$$r_{01}i_1 + r_s i_2 + r_{04}i_3 + r_{06}i_2 = 0 \quad (3.1)$$

$$i_2 - i_1 = g_{m1}v_{sg1} \quad (3.2)$$

$$i_2 - i_3 = g_{m4}v_{gs4} \quad (3.3)$$

$$-v_{out} = r_{01}i_1 + r_s i_2 \quad (3.4)$$




Figura 3-7.- (a) Circuito equivalente del transistor, (b) Circuito equivalente del amplificador

$$v_{out} = r_{04}i_3 + r_{06}i_2 \quad (3.5)$$

Estas son las ecuaciones de lazo a partir de las cuales se obtienen las siguientes expresiones:

$$R_0 i_2 = v_{out} \quad (3.6)$$

Donde

$$R_0 = r_{04} + g_{m4} r_{06} r_{04} + r_{06} \quad (3.7)$$

$$-i_1 + i_2 = g_{m1} v_{sg1} \quad (3.8)$$

$$r_{01} i_1 + r_s i_2 = -v_{out} \quad (3.9)$$

Usando (3.8) y (3.9) es posible obtener , i_2 .

$$i_2 = \frac{r_{01} g_{m1} v_{sg1} - v_{out}}{r_s + r_{01}} \quad (3.10)$$

De (3.6) y (3.10) se deduce la ganancia del amplificador

$$R_0 \left(\frac{r_{01} g_{m1} v_{sg1} - v_{out}}{r_s + r_{01}} \right) = v_{out} \quad (3.11)$$

Definiendo la siguiente relación:

$$K = \frac{R_0}{r_s + r_{01}} \quad (3.12)$$

$$r_{01} g_{m1} v_{sg1} K - v_{out} K = v_{out} \quad (3.13)$$

Y, dado que

$$v_{sg1} = -v_{in} \quad (3.14)$$

$$A_v = \frac{v_{out}}{v_{in}} \quad (3.15)$$

Finalmente se obtiene la ganancia de voltaje:

$$A_v = -\frac{K}{K+1} r_{01} g_{m1} \quad (3.16)$$

Cuando $K \gg 1$ la ganancia puede ser aproximada a:

$$A_v \cong -r_{01} g_{m1} \quad (3.17)$$

Esto es sólo posible si r_s tiene un valor relativo suficientemente pequeño, visto de la ecuación (3.12). Así, asumiendo que, $r_{01} = r_{04} = r_{06}$, de (3.7) y (3.12), el diseño del transistor M2 debe ser tal que r_s resulte muy pequeña, esto es, suponiendo que M2 está operando de acuerdo con el modelo digital del MOSFET:

$$R_p = R_p' \cdot \frac{L}{W} \quad (3.18)$$

De donde

$$R_p' = \frac{2V_{DD}}{\mu_0 C_{ox} (V_{DD} - V_{THP})^2} \quad (3.19)$$

$$r_s = R_p \quad (3.20)$$

Mediante un procedimiento interactivo fue ajustada la relación de aspecto L/W de M2 para hacerla suficientemente pequeña de tal forma que no tenga un fuerte efecto sobre el amplificador. De esta forma el resultado fue de, $W = 64.84\mu m$, y para $L = 2.4\mu m$; para una tecnología cuya longitud mínima de canal es de $1.5\mu m$.

La relación (3.17) que permite hacer una estimación de la ganancia del amplificador, depende de los parámetros de DC mostrados a continuación.

$$r_{01} = \frac{1}{\lambda I_D} \quad (3.21)$$

$$g_{m1} = \sqrt{2(KP)\frac{W}{L}I_D} \quad (3.22)$$

Para el diseño del amplificador se propuso una corriente de espejo de $23\mu A$. Con la corriente propuesta y usando valores de KP y λ , reportados por MOSIS (ver apéndice A) para corridas con tecnología AMI de $1.5\mu m$, se obtuvo una ganancia estimada de aproximadamente

$$A_v = 35dB \quad (3.23)$$

Para los transistores involucrados en la arquitectura del amplificador, se propuso una longitud de canal lo suficientemente grande como para no tener los efectos de modulación de canal sobre la movilidad de los portadores. Como en el caso anterior, mediante un procedimiento interactivo se ajustaron los tamaños de los transistores M1, M2, M3, M4, M5 y M6, así como el resistor externo RCASC, utilizado para ajustar la fuente de corriente. Estos elementos se muestran en la Tabla 3-2.

De acuerdo con las expresiones 3-17, 3-21 y 3-22, la ganancia puede ser ajustada mediante la corriente I_D , ajustando el valor RCASC. Las gráficas mostradas en la Figura 3-8, muestran que el punto de operación de máxima ganancia puede ser ajustado en el amplificador.




Figura 3-8.- Función de transferencia del amplificador

El punto de operación obtenido de la Figura 3-11 para el amplificador es de 3.5V, (gráfica A) para la corriente de diseño de 23 μ A. La ganancia estimada es aproximadamente de 35dB. El punto de operación en la gráfica H es de 2.3V aproximadamente y corresponde a una ganancia de 10dB.

Ya que las fotocorrientes generadas en el fototransistor o fotodiodo son muy pequeñas, se espera integrar niveles de tensión del orden de milivoltios. Estas tensiones de entrada en la compuerta del transistor M1 serán amplificadas de acuerdo con esta ganancia proyectada para obtener una salida en el intervalo de 500mV hasta 4V aproximadamente, dentro de la región de máxima ganancia del amplificador.

3.2.3.- Layout del amplificador en un arreglo

En la Tabla 3.3 se muestra el código de colores para las capas de materiales usados en la tecnología de 1.5 μ m de MOSIS. Como se mencionó en la sección 3.2.1, esta tecnología está basada en un proceso de sustrato tipo p y de Pozo-N. El POZO-N es implementado mediante un proceso de difusión y es utilizado para la fabricación de transistores de canal P. Transistores de canal N son implementados directamente sobre el sustrato. La capa ACTIVA es implementada mediante un proceso de implantación, pueden ser regiones tipo “N+” o de tipo “P+” y es utilizada para realizar contactos óhmicos a POZO-N ó a sustrato.

La capa de POLY (Policilicio) es usada preferentemente para formar la compuerta de los transistores y está formado por silicio policristalino.

CAPA	CODIGO DE COLORES	PROCESO
POZO-N		DIFUSIÓN
ACTIVA		IMPLANTACIÓN
POLY		ESTÁ COMPUESTO POR PEQUEÑAS REGIONES DE SILICIO CRISTALINO
N+SELECT		HERRAMIENTA DE DISEÑO PARA MARCAR REGIONES DE IMPLANTACIÓN N+
P+SELECT		HERRAMIENTA DE DISEÑO PARA MARCAR REGIONES DE IMPLANTACIÓN P+
POLY2		ESTÁ COMPUESTO POR PEQUEÑAS REGIONES DE SILICIO CRISTALINO
CONTACTO		CONTACTO USADO PARA CONECTAR LA CAPA DE METAL 1 A LA CAPA ACTIVA Y A LAS CAPAS DE POLY
METAL 1		ALUMINIO
VIA		METAL2 DEPOSITADO PARA HACER CONTACTO CON METAL1
METAL 2		ALUMINIO

Tabla 3.3.- Código de colores en la tecnología de 1.5µm de MOSIS

La Figura 3-9 muestra el Layout de los dispositivos cuya sección transversal se tiene en la Figura 3-3. Estos dispositivos son el fototransistor y el fotodiodo. Las principales características del layout se exponen a continuación.

Fototransistor: La región central define una capa activa P+ y determina el emisor del fototransistor. La región activa N+ que determina la base es al mismo tiempo un anillo de guarda rodeando la región del emisor. Tanto la región activa de emisor como la región de base se encuentran contenidos dentro de la superficie que define al pozo-N. El colector es al mismo tiempo el anillo de guarda más externo y se encuentra haciendo contacto a substrato mediante una capa activa P+.

Fotodiodo: Las capas centrales de la Figura corresponden al pozo-N sobre la cual se encuentra la capa activa N+ para el contacto óhmico del cátodo. El ánodo es una capa activa P+ para el contacto óhmico al sustrato.

La Figura 3-10 muestra la conexión del fototransistor a los transistores de control MSHUT y MREST, así como a los transistores M1 y M2.




Figura 3.9.- Layout los dispositivos ópticos. (a) fototransistor (b) fotodiodo




Figura 3-10.- Fototransistor y transistores de control

En la Figura 3-11, se muestra el dibujo terminado que consta de 4 columnas por 6 renglones. Cada columna está etiquetada por un número, y cada renglón mediante una letra

mayúscula. En este diseño se incluyen distintos tamaños de foto-dispositivos, mostrados en la Tabla 3-4. Esto con el fin de caracterizar los tiempos de integración.




Figura 3-11.- Layout del arreglo

En la parte inferior de cada columna se puede observar la celda que contiene la fuente de corriente y del seguidor buffer. Se muestra la distribución de tamaños y las condiciones de “tapado” y “no tapado”. En la Tabla 3-4 se resumen los distintos tamaños y características de los foto-dispositivos de prueba. La columna 1 consta de fototransistores descubiertos; la columna 2 de fototransistores tapados con metal 2; la columna 3 de fotodiodos descubiertos y la columna 4 de fotodiodos tapados con metal 2.

Algunos dispositivos fueron tapados con metal 2 con el objeto de medir la corriente de oscuridad. Todos los fototransistores de la columna 2 y los fotodiodos de la columna 4 fueron tapados con metal 2. El último renglón, marcado como “sin fotodispositivo” en la Tabla 3-4, significa que esas celdas se dejaron sin fototransistor, o fotodiodo, con el fin de calibrar el amplificador. En la Figura 3-12 se muestra la fotografía del chip fabricado.

	Fototransistores Iluminados (no tapados)	Fototransistores Oscuros (tapados)	Fotodiodos Iluminados (no tapados)	Fotodiodos Oscuros (Tapados con)
	1	2	3	4
A	(100 μ m)x(100 μ m)	(100 μ m)x(100 μ m)	(100 μ m)x(100 μ m)	(100 μ m)x(100 μ m)
B	(64.0 μ m)x(64.0 μ m)	(64.0 μ m)x(64.0 μ m)	(64.0 μ m)x(64.0 μ m)	(64.0 μ m)x(64.0 μ m)
C	(32.0 μ m)x(32.0 μ m)	(32.0 μ m)x(32.0 μ m)	(32.0 μ m)x(32.0 μ m)	(32.0 μ m)x(32.0 μ m)
D	(16.0 μ m)x(16.0 μ m)	(16.0 μ m)x(16.0 μ m)	(16.0 μ m)x(16.0 μ m)	(16.0 μ m)x(16.0 μ m)
E	(9.0 μ m)x(9.0 μ m)	(9.0 μ m)x(9.0 μ m)	(9.0 μ m)x(9.0 μ m)	(9.0 μ m)x(9.0 μ m)
F	Sin dispositivo	Sin dispositivo	Sin dispositivo	Sin dispositivo

Tabla 3-4.- Se muestra la distribución de tamaños de fototransistores y de fotodiodos en el arreglo dibujado

3.3.- Fabricación y caracterización

Como se ha descrito previamente en este Capítulo, el diseño presentado en la sección anterior fue fabricado a través de la compañía MOSIS, con la tecnología de 1.5 μ m y en base a un proceso de sustrato tipo-p y pozo-n. En la Figura 3-12 se muestra la fotografía del chip fabricado.




Figura 3-12.- Microfotografía del circuito integrado

3.3.1.- Calibración del amplificador

El renglón F, en la Figura 3-11, consta de celdas que no tienen fototransistor o fotodiodo. Se hizo de esta forma con el fin de poder calibrar al amplificador.

Las corrientes que se pueden medir son aquellas a cuyas terminales se tiene acceso, En la Figura 3-13, son NOD-1, NOD-6, NOD-14, ROW-00, RSF y RCASC. La corriente total es la corriente de la fuente de alimentación y se puede medir. Se encontró que la corriente de diseño, de $23\mu\text{A}$ se obtiene a $104\text{k}\Omega$ con un error menor del 3% respecto a lo proyectado durante el periodo de diseño.





Figura 3-13.- Diagrama esquemático usado en la calibración


Para evaluar el desempeño del amplificador se midió su función de transferencia de acuerdo a las predicciones de las simulaciones mostradas en la Figura 3-8. En la Figura 3-14 es mostrada una gráfica experimental de la función de transferencia.

Para la medición mostrada en la Figura 3-14a se tiene que el punto de máxima ganancia es de 3.5V. De los datos mostrados en la gráfica se obtiene una ganancia de

aproximadamente 32dB, para una corriente de $22.5\mu\text{A}$. Se halló que el amplificador puede ser ajustado en un intervalo de ganancias desde 9.6dB hasta 32dB. Lo cual resulta aceptable recordando que el diseño arrojaba un intervalo entre 10dB y 35dB. Otra medición de la función de transferencia se muestra en la Figura 3-14b para una ganancia de 20dB.



(a)



(b)

Figura 3-14.- Función de transferencia experimental (a) 32dB, (b) 20dB

3.3.2.- Respuesta en el dominio del tiempo

Se describió anteriormente que la fotocorriente se integra con ayuda de las capacitancias parásitas. Por lo tanto, es importante determinar la fotorespuesta con la que se tenga una pendiente que permita a su vez, determinar las condiciones de polarización, el

tipo de dispositivo y el tamaño, que se pretenden para una operación óptima. Para esto la respuesta temporal, tanto para los fototransistores como para fotodiodos se llevó a cabo sincronizando las señales de control de VSHU y VRES, como se muestra en la Figura 3-6. Tomando en cuenta que el amplificador es inversor, se tienen las mediciones mostradas en la Figura 3-15 para el caso de los fototransistores. En este caso la ganancia del amplificador fue ajustada a 32dB.

Durante el tiempo de integración el transistor MSHUT está habilitado, mientras que el transistor MREST se encuentra deshabilitado. El tiempo de integración es de aproximadamente 900 μ s. Terminado el tiempo de integración el transistor MSHUT es deshabilitado mientras que el transistor MREST continúa también deshabilitado, durante un tiempo de 100 μ s. A continuación el nodo 2 es restablecido al nivel de Vreset, habilitando a ambos transistores, MSHUT y MREST durante un tiempo de 100 μ s.

Las mediciones fueron realizadas con luz de una longitud de onda de 470nm, variando la potencia de la lámpara a los valores mostrados en la gráfica y corresponden a fototransistores de (9 μ m)x(9 μ m).




Figura 3-15.- Respuesta temporal de fototransistores

La respuesta temporal para el caso de los fotodiodos se muestra en la Figura 3-16. Corresponde a fotodiodos de (9 μ m)x(9 μ m). El periodo de integración es de 500 μ s. La ganancia del amplificador fue ajustada a 9.6dB. Las mediciones fueron realizadas con luz de 470nm, para las potencias indicadas en la gráfica.




Figura 3-16.- Respuesta temporal de fotodiodos

De la respuesta temporal dada en las Figuras 3-15 y 3-16 se pueden observar algunas diferencias: (1) la ganancia del amplificador, (2) la dirección de la respuesta, (3) la forma de las gráficas, (4) el tiempo de integración y (5) la magnitud de la respuesta.

En este punto es importante mencionar dos cosas: (a).- En el Capítulo 1, sección 1.3.5, se mencionó que la frecuencia de operación de las neuronas de la retina se encuentra en el intervalo de 10Hz a 2kHz. Este dato es importante pues deberá ser tomado en cuenta para el diseño del prototipo., (b).- Por otra parte, las mediciones presentadas de fotorespuesta corresponden, como se ha indicado anteriormente a dispositivos cuya superficie es de (9.0μm)x(9.0μm). La razón es que el tiempo de integración se encuentra en el orden de milisegundos, lo cual resulta apropiado para las frecuencias de diseño del prototipo de prótesis. En los dispositivos de mayor tamaño en el arreglo (Figuras 3-11, 3-12 y Tabla 3-4), se requieren tiempos de integración mucho más cortos y en consecuencia, frecuencias más altas.

3.3.3.- Respuesta espectral

En el Capítulo 1, sección 1.2, Figura 1-9 se presentó la respuesta espectral de los fotorreceptores biológicos, conos y bastones. En esta sección (3.4) se presenta la respuesta espectral de fotorreceptores ópticos basados en silicio, fototransistores y fotodiodos cuyas estructuras se encuentran en las Figuras 3-3. El objetivo es hacer una comparativa de la

respuesta espectral entre los fotorreceptores biológicos y los artificiales basados en silicio. Adicionalmente buscar evaluar el desempeño de cada uno de los dos dispositivos. Lo anterior permitirá seleccionar el dispositivo más adecuado (fototransistor o fotodiodo). En la Figura 3-4 se mostró el diagrama esquemático del circuito del píxel sobre el cual se llevaron a cabo las mediciones. El voltaje ΔV acumulado en el nodo 2 puede ser estimado con los datos del voltaje V_{out} medido en el nodo 4 y conociendo la ganancia A_v del amplificador.

$$\Delta V = \frac{V_{out}}{A_v} \quad (3.24)$$

$$I_{ph} = \frac{C_{ph} \cdot \Delta V}{\Delta t} \quad (3.25)$$

A_v : es la ganancia del amplificador

C_{ph} : es la capacitancia parásita vista en el nodo 2

Δt : es el tiempo de integración

Con estas expresiones fue estimada la corriente generada por el dispositivo óptico. El dato de la capacitancia fue extraído en L-Edit, pero también fue medido (Tabla 3-5). Las mediciones en el nodo 2 no incluyen al fototransistor. Los datos extraídos son *con* y *sin* fototransistor.

Capacitancia en el nodo de integración	Extraído de L-Edit	Medido
Intervalo en pF	2.52 sin , 13.95 con	3.2-3.63

Tabla 3.5.- Capacitancia parásita en el nodo 2

Los patrones de las señales de shutter y reset para el control del tiempo de integración y de reset fueron generados por un microcontrolador. Para la obtención de la respuesta espectral fue usado el monocromador de la Sección de Electrónica del Estado Sólido, HILGER&WATTS y una lámpara ISA del mismo laboratorio. El chip fue fabricado en la corrida MOSIS T7BL-AL. Cinco ejemplares del diseño fueron medidos. Fototransistores y fotodiodos de $(9\mu\text{m}) \times (9\mu\text{m})$ fueron caracterizados. Dispositivos de mayor tamaño dan lugar a un efecto de saturación del amplificador, por lo cual no se reportan mediciones de dispositivos de mayor tamaño. En la Figura 3-19 se muestra la tarjeta sobre la cual se hicieron las mediciones.




Figura 3-17.- Tarjeta de mediciones

Los interruptores en la parte inferior de la fotografía son usados para habilitar (o deshabilitar) el buffer seguidor (RSF), la fuente de corriente (RCASC) y el nivel de Vrest. Los interruptores de la parte superior de la fotografía numerados de 01 a 05, son usados para seleccionar renglones (manualmente). El circuito integrado ubicado a la izquierda de la fotografía es un microcontrolador 16F627 de la empresa Microchip, utilizado para generar los patrones de control de VSHU y de VRES. Las terminales CALxxxx, son accesos a la celda de calibración. Las terminales OUT-xx son las salidas de las columnas 1, 2, 3 y 4, respectivamente. Los capacitores ubicados en la parte superior izquierda son usados para eliminar el rizo de la fuente.

La respuesta espectral para el caso de los fototransistores es mostrada en la Figura 3-18. Las mediciones de los cinco chip son reportados en esta gráfica. En la Figura 3-19 es mostrada la respuesta espectral de los fotodiodos.




Figura 3-18.- Respuesta espectral de fototransistores




Figura 3-19.- Respuesta espectral de fotodiodos

Observaciones

A partir de las dos figuras anteriores, se pueden derivar algunas observaciones que vale la pena resaltar y que son las siguientes.

- 1.- La respuesta de los fotodiodos es mucho más grande comparada con la de los fototransistores.
- 2.- Se presenta una especie de oscilaciones en la respuesta de los fototransistores. Dichas oscilaciones son muy débiles en los fotodiodos.
- 3.- La magnitud de la respuesta para transistores del mismo tamaño (de diseño) difiere entre los diferentes integrados (chip). En principio, esto puede atribuirse a la dispersión de la tecnología. También se puede ver cierta dependencia de la dispersión respecto de la longitud de onda.
- 4.- A pesar de la dispersión observada, es posible construir a partir de las mediciones, un intervalo de confianza. Es decir, se puede garantizar la reproducibilidad de la respuesta en ambos tipos de dispositivos. De antemano se establece que un análisis de este tipo no está proyectado en el tema de tesis, sobre todo porque no se tiene acceso a la tecnología.

3.4.- Discusión de resultados

El principal objetivo del desarrollo de las mediciones presentadas es seleccionar el dispositivo que mejor desempeño aporte en el sensor de imagen para el prototipo de prótesis. Así, de las observaciones dadas en el apartado anterior, la que mayor impacto tiene es la relacionada con la fuerte diferencia entre las magnitudes de la respuesta espectral. La explicación de tal fenómeno se fundamenta en la diferencia en la estructura de cada uno de los dispositivos, fotodiodos y fototransistores. Por tal motivo, en la Figura 3-20 se presentan nuevamente estas estructuras.

En el fototransistor (Figura 3-20 a), la corriente de fuga generada por luz es leída por la terminal de emisor, la cual está conectada a la unión P+/pozo. En el fotodiodo (Figura 3-20-b), los pares electrón-hueco son generados en la unión pozo/substrato. Lo anterior sugiere que la gran diferencia encontrada en la magnitud de la respuesta espectral se debe a la contribución de substrato en el caso del fotodiodo. Esta diferencia será analizada a continuación bajo el concepto de ruido generado por *crosstalk*.




Figura 3-20.- (a) estructura del fototransistor, (b) estructura del fotodiodo

Dentro de los mecanismos generadores de ruido en sensores de imagen, el concepto de *crosstalk* ha sido definido recientemente [3.5-3.6] como el acoplamiento óptico entre sensores ópticos vecinos dentro de un arreglo, el cual es ilustrado en la Figura 3-21.




Figura 3-21.- Concepto de crosstalk

El acoplamiento óptico por luz incidente sobre los fotodiodos vecinos en la Figura 3-21, produce la corriente en el dispositivo del centro de la Figura.

El mecanismo de *crosstalk* es clasificado como se muestra en la Tabla 3-6, y una discusión acerca de los mismos es dada a continuación.

Tabla 3-6

Mecanismos de <i>crosstalk</i>	
Mecanismos de crosstalk lateral	Crosstalk óptico lateral
	Crosstalk eléctrico lateral
Mecanismo de crosstalk vertical	No hay crosstalk óptico vertical
	Crosstalk eléctrico vertical

3.4.1.- Crosstalk óptico lateral

Fototransistor: El *crosstalk* óptico lateral es provocado por luz que viaja entre las distintas capas formadas durante el proceso de fabricación. La luz viaja como en una guía de onda hasta alcanzar la unión, en donde genera pares electrón-hueco. Los pares electrón

hueco son separados por el campo eléctrico de la unión y producen una componente en la corriente del dispositivo. Esta componente, aunque es generada por luz, se produce por fotones que llegan sobre una región externa a la superficie seleccionada para el dispositivo. En la Figura 3-22 (a) se ilustra la forma en la que se produce el componente de *crosstalk* óptico lateral. Los portadores generados de esta forma, son atrapados por la terminal de base la cual está atada a la fuente de alimentación, y en consecuencia no forman parte de la corriente de interés la cual es extraída por la terminal del emisor.

Fotodiodo: (Figura 3-22 b), los portadores generados en la forma descrita en el párrafo anterior, son atrapados por la terminal del cátodo la cual es periódicamente restablecida al nivel de Vreset, en el intervalo de 2.2V a 3.5V. Los portadores atrapados producen, en la corriente leída en el cátodo, una componente que tiene su origen en el exterior de la región seleccionada para el dispositivo, es decir, es una componente de ruido.




Figura 3-22.- Mecanismos de crosstalk lateral

3.4.2.- Crosstalk eléctrico lateral

Fototransistor: Debido a la luz que incide en la superficie externa a la región seleccionada para el dispositivo, se producen portadores minoritarios en el cuerpo del sustrato lateral al dispositivo. Los portadores que por difusión alcanzan la unión, son atrapados por la terminal de base la cual está atada a VDD y en consecuencia, los portadores introducidos lateralmente al pozo, no forman parte de la corriente de interés, la cual es leída en la terminal del emisor.

Fotodiodo: Los portadores generados en la forma descrita en el párrafo previo y que alcanzan la unión, son atrapados por la terminal de cátodo, produciéndose así una componente de ruido.

3.4.3.- Crosstalk eléctrico vertical

Fototransistor: (Figura 3-23 a). Considerando la longitud de onda de luz en el intervalo de 400nm a 800nm, se sabe que en muchos semiconductores [3.7] el coeficiente de absorción a longitudes de onda corta, relativa al intervalo descrito, es muy grande y disminuye hacia longitudes de onda mayores. Haciendo referencia al mismo intervalo de energía, en consecuencia, fotones de alta energía son absorbidos cerca de la superficie, por ejemplo a profundidades similares a la del pozo, entre $0.7\mu\text{m}$ y $1.0\mu\text{m}$. A menor energía, mayores longitudes de onda, los fotones pueden penetrar mayores profundidades en el sustrato, generando pares electrón-hueco. Los portadores así generados (Figura 3-23 a) que por difusión alcanzan la unión pozo/sustrato, son desplazados por campo eléctrico hacia el interior del pozo. El sustrato está atado al nodo común de potencial cero, la base al nodo de mayor potencial, VDD y el emisor es periódicamente restablecido al nivel de Vreset de entre 2.2V y 3.5V, de manera que los portadores mayoritarios dentro del pozo son arrastrados por el nodo de mayor potencial, VDD. En consecuencia, los portadores que forman la corriente de emisor tienen su origen en los pares electrón-hueco generados en la unión de emisor P+/pozo. Los pares generados en el interior del pozo participan en la corriente de emisor sólo en la forma de portadores minoritarios.





Figura 3-23.- Mecanismo de crosstalk vertical, (a) en el fototransistor, (b) en el fotodiodo

Fotodiodo: Haciendo referencia a la Figura 3.23 b, el sustrato está conectado al nodo de menor potencial, nodo común o tierra. El cátodo es periódicamente restablecido al nivel de Vreset, de entre 2.2 y 3.5V. Los portadores generados debajo del pozo, en el cuerpo del sustrato, y que alcanzan por difusión la unión forman parte también de la corriente del cátodo. Esta es una componente adicional de ruido.

3.4.4.- Dispositivos tapados y no tapados

Como complemento a la discusión sobre ruido de *crosstalk*, en la Figura 3-24 se presenta una de las mediciones realizadas sobre fototransistores cubiertos con metal 2. El metal 2 fue colocado en el mismo proceso de fabricación. La Figura 3-25 presenta el mismo tipo de mediciones para los fotodiodos.



(a) (b)
Figura 3-24.- (a) Respuesta de fototransistor tapado y no tapado, (b) metal 2 cubriendo al fototransistor

Tanto para el fototransistor como para el fotodiodo, la superficie definida para el dispositivo fue completamente cubierta con metal 2, sin embargo su región circundante fue parcialmente cubierta debido a las restricciones de las reglas de diseño.




Figura 3-25.- (a) Respuesta del fotodiodo tapado y no tapado (b) metal 2 cubriendo al fotodiodo

La diferencia observada en la respuesta espectral entre fototransistores tapados y fotodiodos tapados, en base al análisis de *crossstalk* previamente discutido y a que las regiones circundantes no fueron completamente cubiertas por metal 2, puede atribuirse a *crossstalk* eléctrico lateral y vertical. Esta hipótesis es reforzada por el hecho de que en el fotodiodo tapado la fotorespuesta es mayor a más grandes longitudes de onda, ya que como se sabe, a este rango de longitudes de onda la penetración de los fotones es mayor debido a un menor coeficiente de absorción del silicio.

3.5.- Conclusiones

Finalmente, en base a los resultados obtenidos, se pueden hacer las siguientes conclusiones:

- 1.- La arquitectura del píxel, junto con el amplificador acoplado resultó ser eficiente para la caracterización de dispositivos ópticos de pequeña corriente fotogenerada.
- 2.- Los dispositivos de mayor tamaño a los de $(9\mu\text{m})\times(9\mu\text{m})$ no fueron caracterizados debido a que alcanzan la condición de saturación para tiempos de integración del orden de milisegundos.
- 3.- La desviación presentada por las mediciones respecto de las simulaciones fueron menores al 5%.

4.- Los fototransistores presentan un mejor desempeño respecto de los fotodiodos. Se puede garantizar que los fototransistores tienen un efecto de la corriente de substrato muy pequeño.

5.- Finalmente también se puede afirmar que los fotodiodos no se pueden recomendar para arreglos de dispositivos de alta densidad, debido a que presentan una fuerte contribución en la corriente originada fuera de la región que define al dispositivo.

3.6.- Referencias

[3.1].- A 128x128-pixel Standard CMOS Image Sensor with Electronic Shutter. Chye Huat Aw and Bruce A. Wooley (1996). *IEEE Journal of Solid-State Circuit*, Vol. 31, No.12, December 1996 page numbers 1922-1930, ISSN: 0018-9200.

[3.2].- Extended Dynamic Range From a Combined Linear-Logarithmic CMOS Image Sensor. Graeme Storm, Robert Henderson, J. E. D. Hurwitz, David Renshaw, Keith Findlater, and Matthew Purcell. *IEEE Journal of Solid-State Circuits*, Vol. 41, No. 9, September. 2006, page numbers 2095-2106, ISSN: 0018-9200.

[3.3].- CMOS image sensors: State-of-the-art. Albert J.P. Theuwissen. (2008). *Solid-State Electronics*, Vol. 52, (2008) page numbers (1401-1406), ISSN: 0038-1101.

[3.4].- www.mosis.com

[3.5].- R. Jacob Baker, Harry W. Li and David E. Boyce. “*CMOS, Circuit Design, Layout and Simulation*”, Book Printed by IEEE PRESS, of The Institute of Electrical and Electronics Engineers, Inc., New York. 1998.

[3.6].- Characterization of crosstalk between CMOS photodiodes. Brouk, Y. Nemirovsky, S. Lachowicz, E. A. Gluszak, S. Hinckley, and K. Eshraghian. *Solid-State Electronic*. Vol. 46, pp53-59, 2002.

[3.7].- Characterization and Deblurring of Lateral Crosstalk in CMOS Image Sensors. Ji Soo Lee, Joey Shah, *Member, IEEE*, M. Ed Jernigan, *Member, IEEE*, and Richard I. Hornsey, *Senior Member, IEEE*. *IEEE Transactions on Electron Devices*, Vol. 50, No. 12, December 2003, pp. 2361-2368.

[3.8].- Semiconductor Optoelectronic Devices. Pallab Bhattacharya. Department of Electrical Engineering and Computer Science, University of Michigan, Ann Arbor. Prentice Hall, Englewood Cliffs, New Jersey 07632. 1994. ISBN 0-13-805748-6.

CAPITULO 4

DISEÑO DEL PROTOTIPO DE PRÓTESIS DE RETINA

4.1 Introducción

En el Capítulo 1 se presentó el estado del arte de la arquitectura de la retina y del modelo neuronal de la retina, históricamente aceptados hasta la actualidad. En este Capítulo 4 se toma como base o antecedentes lo presentado en el Capítulo 1, específicamente el modelo de los campos receptivos y su clasificación, para proponer el diseño de un modelo matemático asociado a un modelo circuital, también propuesto en este capítulo 4. Como fue señalado en la sección 1.4, en esta tesis se propone hacer procesamiento *analógico a nivel píxel*. Por ese motivo en la siguiente sección se presenta un análisis para diferenciar entre una señal analógica estándar y una señal analógica pulsada.

4.1.1.- Señales analógicas

En lo que se refiere a los implantes en la retina, recientemente se ha propuesto una filosofía cuya tendencia es desarrollar procesamiento analógico. Un objetivo general de esa propuesta es desaparecer las unidades extra-corporales dedicadas al procesamiento digital. La unidad extra-corporal es ubicada en forma externa al cuerpo del paciente. La señal procesada es enviada al interior del ojo para llevar a cabo la estimulación. Otro de los objetivos es disminuir el número de transistores involucrados en el procesamiento. En este mismo contexto ha surgido una clasificación de las señales analógicas a saber: (1) Señales analógicas continuas estándares; (2) señales analógicas pulsadas (Figura 4-1).



Figura 4-1.- (a) señal analógica estándar (b) señal analógica pulsada

En la Figura 4-1a, se muestra la definición estándar de una señal analógica: La magnitud de la señal varía continuamente en el dominio del tiempo. La característica útil de la señal es su magnitud.

En la Figura 4-1b, se muestra la definición de Modulación de la Frecuencia de Pulsos (PFM). El periodo de los pulsos varía continuamente en el dominio del tiempo [4.1]. En este último caso, la señal recibe el nombre de señal analógica pulsada. Una característica adicional de las señales pulsadas es que los pulsos pueden ser considerados ideales para cualquier caso práctico, esto es, la señal tiene discontinuidades en su magnitud. En los sensores de imagen, la señal pulsada es obtenida de una señal analógica estándar después de un proceso analógico.

4.1.2.- *Procesamiento de imagen basado en pulsos aleatorios*

La señal pulsada es resultado de operaciones analógicas sobre la corriente fotogenerada. Un ejemplo de operación analógica previo a la conversión a pulsos es el proceso de integración de la fotocorriente. Otras operaciones tienen lugar después de obtenida la señal pulsada, por ejemplo, operaciones de promoción y operaciones de supresión/cancelación de pulsos.

En los sistemas biológicos reales, se ha estudiado la respuesta de las neuronas en el sistema visual, en términos de la densidad de espigas en ventanas de tiempo de tamaño fijo, ó intervalos de tiempo de tamaño fijo. Se ha mostrado que el número de espigas en una ventana de tiempo es de naturaleza aleatoria [4.1-4.4]. Para el caso de respuesta transitoria, la generación de espigas puede ser modelada mediante una distribución de Poisson.

$$P_n = \frac{(\lambda t)^n}{n!} e^{-\lambda t} \quad (4.1)$$

$$\lambda = \frac{(N-1)}{T} \quad (4.2)$$

λ es la media global de la tasa de descarga de espigas en el tiempo T

N el número promedio de espigas en el intervalo de tiempo T .

λt es el parámetro de la distribución de Poisson

n es la variable aleatoria

P_n es la probabilidad de que ocurran n espigas en el tiempo t dentro de la ventana de tiempo T .

La distribución de Poisson es el modelo que mejor describe a los centros ON con respuesta transitoria.

4.1.3.- *Procesamiento paralelo*

Cada píxel lleva a cabo el procesamiento para emular la generación de espigas de una neurona en un campo receptivo. Dentro de cada píxel es fabricado un micro electrodo mediante el cual se hace el estímulo a las neuronas biológicas en tiempo simultáneo. Sin embargo el objetivo del trabajo de tesis es realizar únicamente la unidad de procesamiento. No está contemplado acoplar los electrodos. Los objetivos en este Capitulo pueden resumirse en los siguientes:

- A).- Diseñar la emulación de los campos receptivos de la retina. El diseño consiste de un campo receptivo formado de una matriz de 3x3.
- B).- Generación de un modelo matemático sencillo, que permita ser trasladado a hardware con tecnología estándar basada en silicio.
- C).- Elaboración de una arquitectura circuital, basada en tecnología CMOS, factible o viable de ser implementada en silicio.
- D).- Layout o diseño a nivel de capas para la fabricación del prototipo con tecnología estándar a través de MOSIS con la tecnología de 0.5 μ m.

4.2 **Procesamiento pulsado**

El término es parte de la propuesta del proyecto para esta tesis. El concepto es emergente en los últimos años. El procesamiento pulsado es un procesamiento analógico. Está inspirado en sistemas biológicos, particularmente en el modo de respuesta de las células ganglionares en la retina. Consiste en generar pulsos cuya frecuencia sea función lineal de la variable física de interés. Los trabajos de investigación conocidos están enfocados en su mayoría a aplicaciones de prótesis de retina.

4.2.1 Comparación del procesamiento pulsado respecto de otros tipos de procesamientos, en aplicaciones de prótesis de retina.

En la mayoría de los sistemas o máquinas que emplean algún tipo de procesamiento, actualmente se basan en procedimientos estándares de procesamiento de señales. La parte frontal de tales procedimientos consiste en trasladar una señal analógica a un sistema basado en códigos binarios. Para lograr esto último normalmente se usan tipos de convertidores “analógico/digital”. En particular, en un sensor de imagen, las señales analógicas son extraídas desde un arreglo de píxeles, cada uno de los cuales contienen un fototransductor, como por ejemplo, un fotodiodo o un fototransistor. Las señales son extraídas y trasladadas a forma digital mediante un convertidor “analógico digital”. De los trabajos reportados en la literatura, solo uno reproduce o emula la operación de campos receptivos ON y OFF [4.5] y como principal desventaja tiene que el número de módulos utilizados para el procesamiento ocupa el 90% de una superficie de (2.2mm)x(2.2mm) en la tecnología de 1.6µm de MOSIS, para un campo receptivo de siete fotodiodos.

Como se mencionó en el Capítulo 2, en el campo de investigación sobre prótesis de retina, actualmente se está trabajando sobre procesamiento embebido en píxel. Este enfoque traerá varias ventajas sobre este tipo de prótesis. Por mencionar algunas, se tienen pequeño número de transistores, bajo consumo de energía, portabilidad, entre otros. Además, el procesamiento debe ser preferentemente paralelo, dadas las características de procesamiento de la retina, también presentado en el Capítulo 1.

Un tipo de procesamiento, embebido a nivel de píxel, resulta impracticable con el empleo de un convertidor “analógico/digital” de los tipos normalmente usados en procedimientos estándares de procesamiento de señales. Además se debe realizar la conversión de analógico a digital, y en la etapa de salida de la señal la conversión de digital a analógico.

Las diferencias marcadas en los dos párrafos previos, resaltan la ventaja, en este campo, de realizar procesamiento pulsado paralelo.

Por otra parte existen en la literatura, modelos de redes neuronales enfocados a la implementación de procesamiento paralelo, sin embargo muchos de ellos implican varias operaciones, las cuales traducidas a silicio requieren un gran número de transistores.

4.3.- Modelo matemático de los campos receptivos

A continuación se presenta un modelo matemático simple de la operación de los campos receptivos. Se retoma la representación de los campos receptivos de la retina dados en el Capítulo 1 para el desarrollo del modelo.

En la Figura 4-2, se muestran dos condiciones o modos posibles en la que un spot de luz puede incidir sobre el campo receptivo. La variable del modelo es la intensidad de la luz. En general, una región del campo responde a la intensidad del spot y al tamaño del mismo. Para los fines prácticos del modelo matemático que se presenta, se supondrá que el campo responde a la intensidad I de la luz, asumiendo que en su respuesta queda implícito el tamaño del spot. En la Figura 4-3 se representa un campo receptivo mediante una matriz de 3x3 píxeles o sub-imagen de 3x3.

4.3.1. Campos receptivos “centros ON” con respuesta sostenida

En la Figura 4-2 se presenta el modelo de los centros ON con respuesta sostenida.




Figura 4-2.- Modelo de campos receptivos “centros ON” con respuesta sostenida

Dependiendo del tamaño de los spot de luz en la Figura 4-2, se tendrá un resultado sobre la respuesta del campo receptivo. Ello se discute a continuación.

4.3.1.1.- Principios de operación

Los pasos para la descripción del procesamiento analógico se presentan a continuación:

a).- Captura de la señal. En esta etapa la energía luminosa es traducida en energía eléctrica. Un circuito transductor basado en un fototransistor (seleccionado en el Capítulo 3) integra la fotocorriente convirtiéndola en voltaje. De manera que un nivel de voltaje es entregado por cada píxel del arreglo mostrado en la Figura 4.3. Este nivel de voltaje es función lineal de la intensidad de luz incidente, por esa razón e este nivel de voltaje se le asignó la notación V_m , con m corriendo desde m hasta 8. La variable de entrada al procesador es el conjunto de valores V_m de cada uno de los píxeles.

b).- El centro del campo receptivo está representado por el píxel central *cell-c*, cuya señal fotogenerada es denotada V_c , en el arreglo mostrado en la Figura 4-3. El contorno del campo receptivo está representado por los ocho píxeles localizados en la periferia de la matriz. Es necesario obtener información acerca de cuál de las dos regiones está más iluminada. Para ello se ha de calcular la **diferencia promedio**, o gradiente promedio, ΔV_{AVE} , (ecuación 4.3) entre el valor del píxel central y el promedio de los píxeles vecinos.

El promedio de los píxeles vecinos es expresado por la relación $\left(\sum_{m=1}^8 \Delta V_m \right) / 8$.

Dependiendo del valor ΔV_{AVE} se **tomará una decisión** para asignar el valor de la respuesta del campo receptivo. Los distintos **Casos** son descritos a partir de la ecuación (4.15).




Figura 4-3.- Representación de un campo receptivo. Cada elemento de la matriz es la unidad mínima de una imagen en un píxel. El voltaje fotogenerado es denotado por V.

$$\Delta V_{AVE} = \frac{\sum_{m=1}^8 \Delta V_m}{8} \tag{4.3}$$

donde ΔV_m es la diferencia entre el píxel central y el m -ésimo vecino. Estas diferencias están expresadas por las ecuaciones de la (4.4) a la (4.11).

$$\Delta V_1 = V_c - V_1 \quad (4.4)$$

$$\Delta V_2 = V_c - V_2 \quad (4.5)$$

$$\Delta V_3 = V_c - V_3 \quad (4.6)$$

$$\Delta V_4 = V_c - V_4 \quad (4.7)$$

$$\Delta V_5 = V_c - V_5 \quad (4.8)$$

$$\Delta V_6 = V_c - V_6 \quad (4.9)$$

$$\Delta V_7 = V_c - V_7 \quad (4.10)$$

$$\Delta V_8 = V_c - V_8 \quad (4.11)$$

V_c es la señal generada en el transductor del píxel central y es proporcional a la intensidad de luz incidiendo sobre la imagen en dicho píxel y ΔV_{AVE} es el **gradiente promedio** en el campo receptivo con respecto del centro (también descrito en esta sección). ΔV_{AVE} puede ser escrito de la siguiente forma:

$$\Delta V_{AVE} = \frac{\sum_{m=1}^8 \Delta V_m}{8} = \frac{\Delta V_1 + \Delta V_2 + \dots + \Delta V_8}{8} = \frac{(V_c - V_1) + (V_c - V_2) + \dots + (V_c - V_8)}{8}$$

$$\Delta V_{AVE} = \frac{\sum_{m=1}^8 V_c}{8} - \frac{\sum_{m=1}^8 V_m}{8} = \frac{8V_c}{8} - V_{AVE} = V_c - V_{AVE} \quad (4.12)$$

$$\Delta V_{AVE} = V_c - V_{AVE} \quad (4.13)$$

$$V_{AVE} = \frac{\sum_{m=1}^8 V_m}{8} = \frac{V_1 + V_2 + \dots + V_8}{8} \quad (4.14)$$

En un sistema digital de ocho bits el valor de ΔV_{AVE} estaría contenido en el intervalo $-255 \leq \Delta V_{AVE} \leq 255$. Sin embargo, dado que aquí se trata de un sistema con procesamiento analógico, se manejará un umbral denotado por δ . Así que, de acuerdo con la magnitud del gradiente se presentan tres casos:

$$\text{Caso I).- } \Delta V_{AVE} > \delta \text{ y } \delta > 0 \quad (4.15)$$

$$f_{on}(\Delta V_{AVE}) = K_{ons}^+ \cdot \Delta V_{AVE} \quad (4.16)$$

$$f_{off}(\Delta V_{AVE}) = K_{offs}^+ / \Delta V_{AVE} \quad (4.17)$$

Aquí, f_{on} y f_{off} son el valor de la frecuencia de disparo de una célula ganglionar, para los estados on y off respectivamente, del tipo “Estados A”, en la Figura 4-2.

K_{ons}^+ y K_{offs}^+ son constantes de proporcionalidad para centros ON de respuesta sostenida y δ es un valor de umbral que surge en la definición de los intervalos válidos para ΔV_{AVE} .

$$\text{Caso II).- } \Delta V_{AVE} < -\delta \text{ y } \delta > 0 \quad (4.18)$$

$$f_{off}(\Delta V_{AVE}) = K_{offs}^- / |\Delta V_{AVE}| \quad (4.19)$$

$$f_{on}(\Delta V_{AVE}) = K_{ons}^- \cdot |\Delta V_{AVE}| \quad (4.20)$$

K_{ons}^- y K_{offs}^- son constantes de proporcionalidad para centros ON con respuesta sostenida, del tipo “Estados B” en la Figura 4-2.

$$\text{Caso III).- } -\delta < \Delta V_{AVE} < \delta \quad (4.21)$$

$$f_{on} = f_{off} = \frac{K_{BASE}}{|V_{AVE}|} \quad \text{con } |V_{AVE}| \neq 0 \quad (4.22)$$

Donde K_{BASE} es una constante de proporcionalidad y

$$V_{AVE} = \frac{\sum V_n}{9} \quad (4.23)$$

Para n y desde 1 hasta 9.

4.3.2. Campos receptivos “centros OFF” con respuesta sostenida

El principio de operación sigue una metodología similar a lo descrito en la sección 4.3.1.1. Los detalles se describen a continuación.

En la Figura 4-4 se muestran dos condiciones o modos posibles en las que un spot de luz puede incidir sobre el campo receptivo. ΔV_{AVE} es evaluado, como en el caso anterior, con las ecuaciones de (4.3) a (4.11).




Figura 4-4. Modelo de los campos receptivos “centros OFF” con respuesta sostenida

Dependiendo de la magnitud y signo del gradiente se presentan tres casos:

Caso I).- $\Delta V_{AVE} > \delta$ y $\delta > 0$ (4.24)

$$f_{off}(\Delta V_{AVE}) = K_{offs}^+ / (\Delta V_{AVE}) \quad (4.25)$$

$$f_{on}(\Delta V_{AVE}) = K_{ons}^+ \cdot \Delta V_{AVE} \quad (4.26)$$

Caso II).- $\Delta V_{AVE} < -\delta$ y $\delta > 0$ (4.27)

$$f_{on}(\Delta V_{AVE}) = K_{ons}^- \cdot |\Delta V_{AVE}| \quad (4.28)$$

$$f_{off}(\Delta V_{AVE}) = K_{offs}^- / |\Delta V_{AVE}| \quad (4.29)$$

Caso III).- $-\delta < \Delta V_{AVE} < \delta$ (4.30)

$$f_{on} = f_{off} = \frac{K_{BASE}}{|V_{AVE}|} \quad \text{con } |V_{AVE}| \neq 0 \quad (4.31)$$

Donde K_{BASE} es una constante de proporcionalidad

$$V_{AVE} = \frac{\sum V_n}{9} \quad (4.32)$$

Para n y desde 1 hasta 9.

4.3.3. Campos receptivos “centros ON” con respuesta transitoria

Como en los dos apartados previos, en la Figura 4-5 se muestran dos condiciones o modos posibles en la que un spot de luz puede incidir sobre el campo receptivo. ΔV_{AVE} es evaluado con las ecuaciones de (4.3) a (4.11).

Dependiendo de la magnitud y signo del gradiente se presentan tres casos:

Caso I).- (estados A) $\Delta V_{AVE} > \delta$ y $\delta > 0$ (4.33)

$$f_{on}(\Delta V, t) = K_{11} \cdot \Delta V_{AVE} \cdot \exp(-K_{12} \cdot t) \quad (4.34)$$

$$f_{off}(\Delta V, t) = K_{21} \cdot \left(\frac{1}{\Delta V_{AVE}} \right) \cdot \exp(-K_{22} \cdot t) \quad (4.35)$$

Caso II).- (estados B) $\Delta V_{AVE} < -\delta$ (4.36)

$$f_{off}(\Delta V, t) = K_{21} \cdot \left(\frac{1}{|\Delta V_{AVE}|} \right) \cdot \exp(-K_{22} \cdot t) \quad (4.37)$$

$$f_{on}(\Delta V, t) = K_{11} \cdot |\Delta V_{AVE}| \cdot \exp(-K_{12} \cdot t) \quad (4.38)$$




Figura 4-5. Modelo de los campos receptivos “centros ON” con respuesta transitoria

Caso III).- $-\delta \leq \Delta V_{AVE} \leq \delta$ (4.39)

$f_{on}(\Delta V, t) = K_{31} \cdot |\Delta V| \cdot \exp(K_{32} \cdot t)$ (4.40)

$f_{off}(\Delta V, t) \approx f_{on}(\Delta V, t)$ (4.41)

$K_{11}, K_{12}, K_{21}, K_{22}, K_{31}$ y K_{32} son constantes de proporcionalidad.

4.3.4. Campos receptivos “centros OFF” con respuesta transitoria

En la Figura 4-6 se muestran, en general dos casos extremos en las condiciones de iluminación, ΔV_{AVE} es evaluado con las ecuaciones, de la (4.3) a la (4.11).

Los casos posibles que se presentan, dependiendo de la magnitud y el signo del gradiente, se detallan a continuación:

Caso I).- (estados A) $\Delta V_{AVE} > \delta$ y $\delta > 0$ (4.42)

$f_{off}(\Delta V, t) = K_{21} \cdot \left(\frac{1}{\Delta V}\right) \cdot \exp(-K_{22} \cdot t)$ (4.43)




Figura 4-6.- Modelo de los campos receptivos “centros OFF” con respuesta transitoria

$$f_{on}(\Delta V, t) = K_{11} \cdot |\Delta V| \cdot \exp(-K_{12} \cdot t) \quad (4.44)$$

Caso II).- (estados B) $\Delta V_{AVE} < -\delta$ (4.45)

$$f_{on}(\Delta V, t) = K_{11} \cdot |\Delta V| \cdot \exp(-K_{12} \cdot t) \quad (4.46)$$

$$f_{off}(\Delta V, t) = K_{21} \cdot \left(\frac{1}{\Delta V} \right) \cdot \exp(-K_{22} \cdot t) \quad (4.47)$$

Caso III).- $-\delta \leq \Delta V_{AVE} \leq \delta$ (4.48)

$$f_{on}(\Delta V, t) = K_{31} \cdot |\Delta V| \cdot \exp(K_{32} \cdot t) \quad (4.49)$$

$$f_{off}(\Delta V, t) \approx f_{on}(\Delta V, t) \quad (4.50)$$

K_{11} , K_{12} , K_{21} , K_{22} , K_{31} y K_{32} son constantes de proporcionalidad.

El modelo propuesto es consecuencia de dos consideraciones: La primera es que, cada ecuación emula resultados experimentales reportados en otros trabajos de investigación. La segunda es que las ecuaciones son muy simples y son factibles de ser implementadas a nivel transistor.

4.3.5. Simulación en Matlab Simulink de “centros ON” con respuesta transitoria

Para la implementación en Matlab Simulink, se usaron las siguientes propiedades:

- A).- Funciones definidas por el usuario (User-Defined Functions).
- B).- Funciones embebidas en Matlab (Embedded Matlab Function).
- C).- Bloque de constantes, ganancia y operaciones de suma/sustracción.

En la Figura 4-7 se muestra el diagrama a bloque de la función implementada en simulink.




Figura 4-7.- Diagrama a bloques de la función implementada en Matlab Simulink para la simulación del modelo matemático presentado

Los valores de las entradas fueron normalizados a la unidad. El bloque $P(i,j)$ representa el valor del píxel central, como se muestra en la Figura 4-8.

$P(i-1, j-1)$	$P(i, j-1)$	$P(i+1, j-1)$
$P(i-1, j)$	$P(i, j)$	$P(i+1, j)$
$P(i-1, j+1)$	$P(i, j+1)$	$P(i+1, j+1)$

Figura 4-8.- Representación de una matriz de 3x3, con la notación de los bloques de la Figura 4-7

Dado que el píxel central tiene ganancia unitaria positiva y los píxeles vecinos ganancia unitaria negativa, el gradiente ΔI_{AVE} es obtenido con el bloque “sum of Elements” junto con el bloque de ganancia 1/8.

El bloque “Embedded MATLAB Function” fue implementado con el código listado a continuación.

```
function onfm=on(x)
```

SENSOR DE IMAGEN CMOS CON PROCESAMIENTO PULSADO PROBABILISTICO ORIENTADO
HACIA PRÓTESIS DE RETINA

```
eml.extrinsic('ontran');
eml.extrinsic('pulstran');
eml.extrinsic('rectpuls');
eml.extrinsic('plot');
eml.extrinsic('axis');
eml.extrinsic('xlabel');
eml.extrinsic('ylabel');
eml.extrinsic('title');
fs = 1000;
t = 0 : 1/fs : 1000/fs;
w=(0.5)*(10e-3);
    if 0.125<x
        onfm=zeros(1,1001);
        onfm=pulstran(t, (5e-5)*0.125*exp((1/(0.125))*5*t), 'rectpuls', w);
        plot(t, onfm);
        axis([0.2 1 -0.2 1.2])
        xlabel('Time (ms)');
        ylabel('Amplitude');
        title('Transient Rectangular Train With Constant-Wide-Pulse');
    elseif (0.01<x)&&(x<=0.125)
        onfm=zeros(1,1001);
        onfm=pulstran(t, (5e-5)*x*exp((1/abs(x))*5*t), 'rectpuls', w);
        plot(t, onfm);
        axis([0.2 1 -0.2 1.2])
        xlabel('Time (ms)');
        ylabel('Amplitude');
        title('Transient Rectangular Train With Constant-Wide-Pulse');
    elseif (0.0001<x)&&(x<=0.01)
        onfm=zeros(1,1001);
        onfm=pulstran(t, (5e-3)*exp(400*t), 'rectpuls', w);
        plot(t, onfm);
        axis([0.2 1 -0.2 1.2])
        xlabel('Time (ms)');
        ylabel('Amplitude');
        title('Transient Rectangular Train With Constant-Wide-Pulse');
    elseif (-0.01<x)&&(x<-0.0003)
        onfm=zeros(1,1001);
        onfm=pulstran(t, (2e-3)*exp(550*t), 'rectpuls', w);
```

```
    plot(t,onfm);
    axis([0.2 1 -0.2 1.2])
    xlabel('Time (ms)');
    ylabel('Amplitude');
    title('Transient Rectangular Train With Constant-Wide-Pulse');
elseif (-1.0<=x)&&(x<-0.01)
    onfm=zeros(1,1001);
onfm=pulstran(t,(8e2)*(1/abs(x))*(exp((1/abs(x))*150*t)),'rectpuls',w);
    plot(t,onfm);
    axis([0.2 1 -0.2 1.2])
    xlabel('Time (ms)');
    ylabel('Amplitude');
    title('Transient Rectangular Train With Constant-Wide-Pulse');
elseif x<-1.0
    onfm=zeros(1,1001);
    onfm=pulstran(t,(2e-3)*(exp(300*t)),'rectpuls',w);
    plot(t,onfm);
    axis([0.2 1 -0.2 1.2])
    xlabel('Time (ms)');
    ylabel('Amplitude');
    title('Transient Rectangular Train With Constant-Wide-Pulse');
else
    onfm=zeros(1,1001);
    onfm=pulstran(t,(5e-3)*exp(400*t),'rectpuls',w);
    plot(t,onfm);
    axis([0.2 1 -0.2 1.2])
    xlabel('Time (ms)');
    ylabel('Amplitude');
    title('Transient Rectangular Train With Constant-Wide-Pulse');
end
```

La función fue probada con distintos valores, dentro de los límites de un sistema de ocho bits en particular, Figura 4-9. En la Figura 4-10 se muestra una corrida para los valores mostrado en la Figura 4-9.

0 / 255	0 / 255	0 / 255
128 / 255	255 / 255	0 / 255
0 / 255	0 / 255	0 / 255

Figura 4-9.- Caso particular de valores aplicados a la función Matlab Simulink en una corrida




Figura 4-10.- Corrida de la función implementada para un “centro ON” de respuesta transitoria, con las ecuaciones de la (4.3) a la (4.11) y de la (4.33) a la (4.41)

Los centros ON y OFF de respuesta transitoria también fueron simulados en Matlab. En la Figura 4-11 se muestra la imagen original usada para las simulaciones, tomada de Windows Vista.



Figura 4-11.- Imagen usada para probar el modelo matemático presentado para “centros ON” y “centros OFF” de respuesta transitoria

Las simulaciones para “centros ON” de respuesta transitoria se presentan para dos puntos en el tiempo. En la Figura 4-12, se presenta para el caso $t = 0$. En la Figura 4-13, se presenta para el caso $t > 0$, para indeterminado valor del tiempo t .



Figura 4-12.- Simulación de “centros ON” de respuesta transitoria, para $t = 0$, de acuerdo con las ecuaciones de la (4.33) a la (4.41)



Figura 4-13.- Simulación de “centros ON” de respuesta transitoria para $t > 0$, para un determinado valor de t , de acuerdo con las ecuaciones de la (4.33) a la (4.41)

Las simulaciones de “centros OFF” de respuesta transitoria se presentan en dos puntos del tiempo. En la Figura 4-14, se presenta para el caso $t = 0$. En la Figura 4-15, se presenta para el caso $t > 0$, para un determinado valor del tiempo t .




Figura 4-14.- Simulación de “centros OFF” de respuesta transitoria para $t = 0$, de acuerdo con las ecuaciones de la (4.42) a la (4.50)



Figura 4-15.- Simulación de “centros OFF” de respuesta transitoria para $t > 0$, para un determinado valor de t , de acuerdo con las ecuaciones de la (4.42) a la (4.50)

4.3.6.- Interpretaciones

El modelo presentado en este Capítulo contiene implícitamente las siguientes interpretaciones:

- I).- Los modelos de los campos receptivos dados en las Figuras, de la 4-2 a la 4-6, muestran los dos extremos en las condiciones de iluminación, representados por, “Estados A” y “Estados B”. En cada una de estas condiciones, el patrón de estímulo determina dos “Estados”, uno para cuando el estímulo es de nivel alto, spot encendido o “estado actual” y otro para cuando el estímulo “se apaga” o “estado siguiente”. Ambos conjuntos, A y B contienen el “estado actual” y el “estado siguiente” pero con diferentes tipos de respuesta.
- II).- Las imágenes en movimiento son analizadas biológicamente mediante los estados “estado actual” y “estado siguiente”, compitiendo ambos juntos en el tiempo para cualesquiera de las dos condiciones “Estados A” o “Estados B”.
- III).- Imágenes estáticas son analizadas biológicamente sólo en la condición “estado actual”, en cualquiera de los conjuntos “Estados A” o “Estado B”.
- IV).- Una imagen en movimiento es enviada al cerebro mediante una ráfaga de imágenes. Este es el objeto de las respuestas transitorias. Conforme avanza el tiempo en el “Estado

on” ó en el “*Estado off*” la neurona envía imágenes al cerebro con distintos tipos de detalles estáticos.

Las interpretaciones dadas en los incisos previos pueden ser probadas comparando las imágenes obtenidas en las Figuras (4-12) y (4-13), para el caso de centros ON con respuesta transitoria, y en las Figuras (4-14) y (4-15), para el caso de centros OFF con respuesta transitoria.

Es importante mencionar que el prototipo que se está diseñando está proyectado para implementar “campos receptivos tipo ON” de respuesta sostenida. El modelo circuital para el caso de respuesta transitoria quedará a nivel de diseño. Además el prototipo está pensado para procesar imágenes estáticas, esto es, sólo *estado actual A* ó sólo *estado actual B*. El *estado actual* se define por el tiempo que dura la iluminación. El *estado siguiente* se tiene al terminar la iluminación.

4.4.- Arquitectura general del sistema

Una parte importante de este proyecto de investigación consiste en poder implementar en un circuito integrado el modelo presentado en la sección 4.3 de éste Capítulo. Como se ha podido observar, el modelo tiene una representación matemática muy simple. Las simulaciones, por su parte, entregan resultados que permiten hacer una primera evaluación del modelo. Por una parte las simulaciones son congruentes con lo esperado de un modelo para prótesis de retina, esto es, obtener imágenes con información suficiente de la escena para cumplir con el objetivo de servir de ayuda. Por otra parte, imágenes como las obtenidas en las Figura 4-12 a la 4-15 serán enviadas, por la prótesis, al cerebro a través del nervio óptico, cada imagen con distintos tipos de detalle. Estas imágenes son resultado de haber tomado muy pocas propiedades de procesamiento observadas en los sistemas biológicos y sin embargo entregan muy buena información.

4.4.1.- Expectativas

El sistema es diseñado para emular un solo *campo receptivo* de la retina. La neurona del campo receptivo produce trenes de espigas o pulsos clasificados en (1) de tipo sostenido

(estacionarios), (2) de tipo transitorio (quedará a nivel de diseño). Las características principales de los trenes de pulsos son: (i) frecuencia máxima inicial de hasta 1.0kHz, (ii) las espigas son del tipo potenciales de acción de una duración mucho más corta que la duración del periodo entre espigas. Por ese motivo se les identifica como espigas. (iii) las espigas son bifásicas, sin embargo su fase negativa es mucho más pequeña que su fase positiva. Por esta razón en este trabajo se considera y reproduce únicamente su parte positiva.

4.4.2.- Metodología de diseño

En la Figura 4-16 se muestra, en forma general, la metodología trazada como guía para llevar a cabo tanto la abstracción de la arquitectura como el diseño electrónico.




Figura 4-16.- Metodología de diseño electrónico

4.4.3.- Diagrama general a bloques

La Figura 4-17 muestra la arquitectura general del sistema a nivel de abstracción. Consta de: (a) un circuito fototransductor, (b) un operador de promedio que realiza, en forma aproximada, el conjunto de ecuaciones de la 4.3 a la 4.11. La intensidad de la señal es procesada en modo voltaje, (c) Un circuito comparador realiza la elección de los casos I, II y III en los campos receptivos tipo ON, (d) un circuito generador de espigas.

La metodología de diseño Top-Down consiste en capturar una idea con un alto nivel de abstracción trazándola en un diagrama general a bloques. El sistema se va dividiendo en módulos. Cada módulo se subdivide cuantas veces sea necesario hasta llegar a los componentes primarios, transistores pistas capas etc.

La metodología Bottom-up comprende la descripción del circuito mediante componentes que pueden agruparse en módulos. A su vez los módulos pueden agruparse en otros módulos hasta llegar a representar el sistema completo.




Figura 4-17.- Arquitectura general de un campo receptivo

4.5.- Diseño electrónico

Es posible identificar tres características sustanciales sobre el diseño electrónico: (a) Se trata de un diseño analógico; (b) El diseño se ha proyectado para ser implementado en tecnología estándar CMOS de $0.5\mu\text{m}$; (c) Para cada uno de los bloques mostrados en la Figura 4-17 se propone una arquitectura circuital asociada con su respectivo diagrama esquemático. El número de transistores y la complejidad del circuito esquemático lo determina la función que éste deberá determinar. Cada uno de estos temas se discute con la debida extensión en las siguientes secciones.

4.5.1.- Características del diseño analógico

Una característica propia del diseño analógico es que no existen librerías de celdas prediseñadas, como en el caso del diseño digital. Esto se debe principalmente a que para cada proyecto, el tamaño de los transistores resulta arbitrario y está determinado por las condiciones particulares del proyecto. Ésta característica se extiende inclusive hacia el layout, lo cual será discutido en secciones posteriores de éste Capítulo.

4.5.2.- Tecnología CMOS de 0.5 μ m.

Debido a que la tecnología de 1.5 μ m fue discontinuada por MOSIS a principios del año 2010, fue necesario proyectar el circuito de prueba (el segundo) para ser implementado en tecnología de 0.5 μ m. Para ésta tecnología MOSIS son contemplados procesos de substrato tipo-P con pozo-N. El valor de lambda es de 0.3 μ m.

No obstante de que el diseño Layout se describe en la sección 4.6, se presentan aquí algunas características de la tecnología ya que durante el diseño electrónico también deberán ser tomadas en cuenta. Las capas de las que consta se describen en la Tabla 4-1.

CAPA	CODIGO DE CAPA GDS	CODIGO DE CAPA CIF	REGLA	NOTAS
N-WELL	42	CWN	1	DIFUSIÓN REGIÓN N
ACTIVE	43	CAA	2	N+ ó P+
POLY	46	CPG	3	SILICIOPOLICRISTAINO
N+ SELECT	45	CSN	4	MÁSCARA PARA N+
P+ SELECT	44	CSP	4	MÁSCARA PARA P+
POLY2	56	CP2 (CEL)	11, 12, 13	OPCIONAL
HI RES IMPLANT	34	CHR	27	OPCIONAL
CONTACT	25	CCC (CCG)	5, 6, 13	
POLY CONTACT	47	CCP	5	PUEDE SER CONTACT
ACTIVE CONTACT	48	CCA	6	PUEDE SER CONTACT
POLY2 CONTACT	55	CCE	13	PUEDE SER CONTACT
METAL1	49	CM1 (CMF)	7	
VIA	50	CV1 (CVA)	8	
METAL2	51	CM2 (CMS)	9	
VIA2	61	CV2 (CVS)	14	
METAL3	62	CM3 (CMT)	15	
GLASS	52	COG	10	
PADS	26	XP		SI O NO TIENEN BONDING

Tabla 4-1.- Capas y códigos de la tecnología de 0.5 μ m [4.6]

Para propósitos prácticos del Layout se pueden señalar dos diferencias importantes entre la tecnología de 1.5 μ m y la de 0.5 μ m. En ésta última, por una parte el valor de lambda es de 0.3 μ m y además tiene contemplada una capa de metal3. No obstante que las reglas cambian debido a las dimensiones de lambda, algunos de los procesos son similares a los de la tecnología de 1.5 μ m discutidos en el Capítulo 3. Por ejemplo, el pozo-N (N-well), es implementado mediante un proceso de difusión, mientras que la capa activa es implementada mediante un proceso de implantación de materiales donores (para obtener

capas N+) o aceptores (para obtener P+). El método para obtener las capas de N+ y P+. Las capas de Poly y Poly2 son del mismo material, silicio policristalino, la diferencia es que son implementadas en niveles distintos. En general las capas de metal son aleaciones entre los principales metales conductores como el **Aluminio (Al) Titanio (Ti) Cobalto (Co) y Oro (Au)**. La capa XP para los PADS es opcional y ha sido definida por MOSIS para decirle a los usuarios cuales pads llevan el “bonding” de soldadura al encapsulado y cuales no lo llevan. En caso de no usarse esta capa, el fabricante soldará todos los pads a los pines del encapsulado. El código de colores para las distintas capas y máscaras se muestra en la Tabla 3-2.















CAPA	CÓDIGO DE COLOR
N-WELL	
ACTIVE	
POLY	
N+ SELECT	
P+ SELECT	
POLY2	
POLY CONTACT	
ACTIVE CONTACT	
POLY2 CONTACT	
METAL1	
VIA	
METAL2	
VIA2	
METAL3	

Tabla 4-2.- Código de colores para las capas de la tecnología MOSIS de 0.5µm.

Tomando como base los datos presentados en las secciones previas así como los parámetros de la tecnología de 0.5µm (**Apéndice A**), se hizo el diseño de cada uno de los bloques presentados en la Figura 4-17.

4.5.3.- Arquitectura del circuito de fototransducción

En el Capítulo 3 se mostraron las características del fototransistor y el fotodiodo. Se discutieron también las ventajas del fototransistor. Se encontró que la ventaja más

importante del fototransistor es su bajo efecto de ruido de crosstalk. Además se encontró que su respuesta, con tiempos de integración idóneos para producir respuesta pulsada cuya frecuencia sea del orden de la respuesta de las neuronas de la retina, no requiere ser amplificada. Por esa razón para el prototipo de prueba se decidió usar el fototransistor acoplado a un circuito transductor de ganancia unitaria.

La Figura 4-18 muestra el circuito que recibe la señal del fototransistor. Los transistores MSF11, MSF21, MSF31 y el resistor RSF11 forman un circuito seguidor fuente y fue diseñado para entregar una ganancia de aproximadamente la unidad. Los tamaños de los transistores resultantes de este diseño se presentan en la Tabla 3-3. El transistor MRS1 es usado como interruptor para seleccionar renglón.




Figura 4-18.- Circuito esquemático del fototransductor y símbolo de subcircuito correspondiente para respuesta sostenida

La función de transferencia del correspondiente al diagrama esquemático en la Figura 4.18, obtenida por simulación con PSPICE, es mostrada en la Figura 4-19, para las dimensiones mostradas en la Tabla 4-3. La ganancia es aproximadamente la unidad con un nivel de offset de salida de aproximadamente 1.6V




Figura 4-19.- Función de transferencia del circuito seguidor usado para el transductor

4.5.3.1.- Fototransducción de respuesta sostenida

El fototransistor fue acoplado, mediante un sub-bloque de control, al buffer de la Figura 4-18. El sub-bloque de control consta de los transistores MSHUT1, MREST1 y Mdum1 así como del circuito equivalente del fototransistor, el cual consiste de una fuente de corriente IPH1 junto con el capacitor de unión Cph1. Estos elementos son mostrados en la Figura 4.20. Todo el circuito transductor fue encapsulado en un subcircuito llamado PIX1 para su simulación dentro del sistema completo. Los tamaños de los transistores del sub-bloque de control son dados en la Tabla 4-4. También se muestran los valores de RSF11 del espejo de corriente y del capacitor Cph1.

TRANSISTOR	W(μ m)	L(μ m)
MSHUT1	6.0	1.8
Mdum1	3.3	1.8
Mrest1	3.3	1.8
RSF11	100k Ω	
Cph1	1500fF	

Tabla 4-4.- Dimensiones y valores del sub-bloque de control




Figura 4-20.- Diagrama esquemático y simbolo del subcircuito transductor

Las simulaciones fueron hechas con valores de la fuente de corriente IPH1 comprendidos en el intervalo de entre 10pA y 400pA. Las señales de control VSH1, VRE1, y NVSH1, así como la respuesta del circuito son mostradas en la Figura 4-21.

Como se puede observar (Figura 4-21), las señales de VRES y VSHU tienen una franja o intervalo de traslape, marcada con líneas rojas, después del cual se inicia el intervalo de integración de la fotocorriente IPH1, marcado con líneas verdes. El traslape entre VRES y VSHU es necesario para garantizar que todo el nodo N21 sea reiniciado al nivel de “Vrest1” justo antes de iniciarse la integración. La integración se lleva a cabo, como se describió en la sección 3.3.3, en la capacitancia total en el nodo N21 mediante la relación

$$\Delta V = \frac{\Delta t}{C_{ph}} \cdot I_{ph} \quad (4.51)$$

Esta señal es la que se observa en la Figura 4-21 en forma de rampa y acotada entre líneas verdes, etiquetada con $V_{SALIDA1}$.

El transistor MREST1 sirve para restablecer el nodo de integración al nivel de Vrest1. MSHUT1 controla el tiempo de integración, en sincronía con MREST1. El transistor Mdum1 es usado para cancelar parcialmente el ruido digital de shutter y de reset, causados por inyección de carga. Mdum1 es controlado por la señal invertida de NVSH1.




Figura 4-21.- Señales de control y respuesta sostenida (simulación) del fototransistor

El ruido por inyección de carga en un transistor se produce por un cambio en la polaridad del voltaje a través de la capacitancia parásita en el nodo de salida, en este caso

en el nodo N21. Este cambio se debe a la inyección de la carga Q_{SS} almacenada en el canal del transistor por el efecto de inversión fuerte [4.7].

Otro dato importante obtenido por simulación en la Figura 4-21 es que el nivel de voltaje integrado se sostiene durante el periodo de lectura marcado con las etiquetas F-I. Esto fue posible obtenerlo por simulación en PSPICE modificando el valor de GMIN mediante el comando .OPTION, dándole un valor menor de 1E-16. Por defecto este valor es de 1E-12 [4.7]. El comportamiento obtenido por simulación para $V_{SALIDA1}$ mostrado en la Figura 4-21 en el periodo F-I, es lo más aproximado a la realidad debido a que en la práctica el nodo N21 queda flotando al ser deshabilitado el transistor MSHUT1.

El resultado descrito en el párrafo anterior es requerido en el diseño para obtener “centros ON de respuesta sostenida”, discutidos tanto en el Capítulo 1 así como en la sección 4.3.1 de éste Capítulo 4.

Esta característica en el intervalo marcado con a etiquetas F-I en la Figura 4-21, será citada en las secciones siguientes ya que el diseño se centra en los modelos de los “centros ON de respuesta sostenida” y “centros ON de respuesta transitoria”. Sin embargo el modelo enviado para su fabricación corresponde a “centros ON de respuesta sostenida”. El modelo de “centros ON de respuesta transitoria” fue diseñado pero no fue enviado para su fabricación.

Es importante mencionar que los formatos de “sostenido” y “transitorio” de la señal pulsada de salida, no se obtienen directamente de la respuesta del fototransductor, sino después del procesamiento. Sin embargo, debido a que éste procesamiento es analógico, el resultado hereda estas características de la salida del fototransductor.

4.5.3.2.- Fototransducción de respuesta transitoria

Para obtener una respuesta pulsada transitoria es necesario inducir una descarga de la señal en el nodo N21, después de finalizar el periodo de integración. El procedimiento se describe a continuación.

El circuito esquemático de fototransducción para una respuesta transitoria se muestra en la Figura 4-22. En este, una fuente de corriente I_{disc} induce la descarga del voltaje integrado en el nodo N21, esto con el propósito de emular el tipo de descarga modelado por las ecuaciones de la 4.33 a la 4.41.




Figura 4-22.- Circuito esquemático del fototransductor usado para respuesta transitoria

La principal condición requerida de la fuente de corriente es descargar el nodo N21 en intervalos de entre 50ms y 100ms. Dentro de estas ventanas de tiempo es posible disparar señales pulsadas a frecuencias desde 10Hz y mayores.

La característica principal de la fuente de corriente en la Figura 4-22, es que puede drenar corrientes de hasta del orden de pA [4.8]. Corrientes de este orden hacen posible descargar el voltaje en el nodo N21 en tiempos de hasta de 100ms. El diagrama esquemático completo se muestra en la Figura 4-23.

El transistor MDISCH no forma parte de la fuente de corriente, opera sólo como un interruptor. Este transistor MDISCH deshabilita la fuente de corriente I_{disc} durante el tiempo de integración, entre 1ms y 10ms, y la habilita durante el tiempo de lectura. Este tiempo puede llegar a ser de hasta 100ms como ventana de lectura adecuada para frecuencias bajas del orden de decenas de Hertzios. En la Tabla 4-5 se muestran las dimensiones de los transistores de la fuente de corriente MDISCH.




Figura 4-24.- Señales de control y respuesta transitoria (simulación) del fototransistor

En los casos de neuronas del tipo “centro ON con respuesta sostenida” ó del tipo “centro ON de respuesta transitoria” los otros bloques de la Figura 4-17 son iguales para ambos tipos de neuronas.

4.5.4.- Arquitectura para el circuito sináptico

Fundamentalmente son tres los procesos que ha de realizar el sistema, (de los cuales ya se presentó el modelo matemático en la sección 4.3.1.1). (a).- operaciones para obtener el gradiente promedio ΔI_{AVE} , (estas operaciones serán discutidas en la presente sección), (b).- Toma de decisión estadística: mediante una operación de comparación se decide entre una respuesta de excitación ó una de inhibición. Esto se discutirá en la sección 4.5.5, (c).- finalmente la operación de conversión de la señal continua resultante, en una señal pulsada. Esta última será discutida en la sección 4.5.6.

En el Capítulo 2 se presentó el estado del arte de las prótesis de retina. En la sección 2.6.1, se revisó el principio de operación de las propuestas más sobresalientes orientadas hacia prótesis. Aquellas propuestas contemplan ya el procesamiento a nivel de píxel.

El desafío más importante enfrentado en esta etapa del diseño fue el de proponer una arquitectura mediante la cual se lleve a cabo el promedio de la señal de los píxeles externos en la matriz de 3x3 mostrada en la Figura 4-3. Como se dejó plasmado en el Capítulo 2, esta es la principal razón por la que las propuestas halladas en el campo del arte utilicen gran cantidad de superficie del chip dedicada al procesamiento.

Una de las aportaciones de este trabajo de tesis es que se propone un transistor de compuerta flotante (FGMOS) de ocho entradas, para resolver el problema planteado en el párrafo anterior, en el contexto de prótesis de retina. Por sus características de operación, este tipo de dispositivo ha sido asociado con una neurona biológica [4.9].

4.5.4.1.- Neurona FGMOS

El modelo de la neurona biológica

Para establecer los antecedentes y el contexto de la neurona FGMOS se hace una comparativa entre el modelo de la neurona biológica, el modelo de la neurona artificial y el modelo del transistor FGMOS. En la Figura 4.25 se presenta el modelo de la neurona biológica con sus parámetros asociados.




Figura 4-25.- (a) modelo de la neurona biológica, (b) parámetros asociados

En una neurona biológica las *dendritas* son extensiones nerviosas de la neurona a través de las cuales la neurona recibe señales desde otras neuronas. Mediante el concepto de *sinapsis* se define la de la conexión con los axones de otras neuronas y la fuerza asociada a esta conexión. El soma es el núcleo de la neurona. Cuando el potencial interno de la neurona, llamado potencial de membrana, alcanza determinado valor la neurona es capaz de emitir una señal a través de su axón. A dicho valor se le conoce como umbral. La señal emitida es función de la suma de las entradas ponderadas. Esta función recibe el nombre de función de activación. En la Tabla 4-6 se asocian los conceptos con los parámetros.

Concepto biológico	Parámetro asociado	Definición
Dendrita	x_i	Entradas
Sinapsis (conexión)	w_i	Peso o valor de ponderación
Soma	θ	Función de umbral
Axón	$\sum w_i x_i$	Suma de pesos ponderados
	$F_A = f\left(\sum w_i x_i\right)$	Función de activación

Tabla 4-6.- Parámetros asociados a la neurona

En el núcleo de la célula o neurona es donde se lleva a cabo el procesamiento biológico. La señal de salida es emitida en forma de potencial de acción, implicando con esto que son *números reales* desde el punto de vista matemático, y *valores analógicos* desde el punto de vista electrónico.

El modelo de la neurona artificial

En el campo del arte de redes neuronales artificiales, el modelo de la neurona biológica ha sido mapeado a un modelo circuital conocido como *neurona artificial*, con el propósito de llevar a cabo aplicaciones en el campo del procesamiento de señales, clasificación de objetos, entre muchas otras, desde un enfoque computacional. En la Figura 4-26 el modelo de una neurona artificial.




Figura 4-26.- Modelo de neurona artificial

A semejanza de la neurona biológica y de la descripción de sus parámetros, en la Tabla 4-7 se muestran los parámetros asociados a la neurona artificial.

Nombre	Parámetro asociado
Entradas analógicas	x_i
Peso sináptico	w_i
Umbral	θ
Promedio ponderado o regla de propagación	$\sum w_i x_i$
Función de activación	$F_A = f\left(\sum w_i x_i\right)$

Tabla 4-7.- Parámetros de la neurona artificial

Para los propósitos de la presente tesis se considerará que las entradas x_i son valores de voltajes analógicos. Los pesos w_i son números seleccionados para obtener el promedio aproximado (ponderado) mediante la operación $\sum w_i x_i$. En secciones posteriores de éste

Capítulo se hará un mapeo entre los parámetros de una neurona artificial, los parámetros del transistor FGMOS, así como las ecuaciones del modelo desarrollado en la sección 4.3.1.1.

El transistor FGMOS

Recientemente el interés por el transistor de compuerta flotante (FGMOS) se ha incrementado, en primer lugar porque su comportamiento electrónico emula al modelo de operación de una neurona biológica y en segundo término porque los parámetros del modelo de una neurona artificial pueden extraerse del principio de operación del transistor [4.9]. En base a lo anterior, el campo de las aplicaciones del transistor FGMOS en el contexto de las redes neuronales artificiales puede llegar a ser extenso. Su sección transversal y símbolo son presentados en la Figura 4-27. El principio de operación, así como los parámetros son presentados en el lenguaje del modelo de una neurona artificial.




Figura 4-27.- Transistor de compuerta flotante de múltiples entradas, (a) sección transversal, (b) símbolo [4.9].

En lo que resta de este Capítulo, así como el Capítulo 5, se usaran indistintamente los términos “transistor FGMOS” y “Neurona FGMOS”. Es un transistor MOS de canal N que tiene n electrodos de Poly2 los cuales están eléctricamente flotando. Los electrodos de Poly2 son las entradas a la neurona FGMOS. En principio, una capa de Poly1 está flotando, sin embargo como se verá más adelante, puede ser conectada al exterior, para controlar el

voltaje de umbral V_{TH}^* , sin que se pierda generalidad en las propiedades de las entradas. La Figura 4-28 muestra los componentes eléctricos del transistor FGMOS.




Figura 4-28.- Terminales de entrada y capacitancias de acoplamiento del FGMOS

Las n entradas de compuerta, están acopladas capacitivamente a la compuerta flotante formada por una capa de Poly1. La Figura 4-28 muestra las señales de entrada $V_1, V_2 \dots V_n$, así como las capacitancias de acoplamiento $C_1, C_2, C_3 \dots C_n$ formadas entre los electrodos de Poly2 y la capa de Poly1. C_0 es la capacitancia de acoplamiento entre Poly1 y sustrato, y Q_0 es la carga respectiva almacenada. Φ_F es el potencial de compuerta flotante. $Q_1, Q_2, Q_3 \dots Q_n$ son las cargas almacenadas en las respectivas capacitancias. Q_F denota la carga neta en la compuerta flotante de Poly1, la cual es calculada por

$$Q_F = Q_0 + \sum_{i=1}^n (-Q_i) = \sum_{i=0}^n C_i (\Phi_F - V_i) = \Phi_F \sum_{i=0}^n C_i - \sum_{i=0}^n C_i V_i \quad (4.52)$$

Asumiendo que (a) no hay inyección de carga hacia la capa de Poly1 durante la operación del transistor, (b) la carga inicial almacenada en la compuerta flotante de Poly1 es cero, (c) todos los voltajes son medidos respecto de tierra y (d) los voltajes de fuente y de sustrato son igual a cero, $V_s = V_o = 0$. De lo anterior y de la expresión (4-52) es posible obtener una expresión para el potencial de compuerta flotante Φ_F

$$\Phi_F = \frac{C_1 V_1 + C_2 V_2 + \dots + C_n V_n}{C_{TOT}} \quad (4.53)$$

donde

$$C_{TOT} = \sum_{i=0}^n C_i \quad (4.54)$$

Cuando todas las entradas están al valor de la fuente de alimentación VDD el potencial de la compuerta flotante se reduce a

$$\Phi_F = \frac{C_1 V_{DD} + C_2 V_{DD} + \dots + C_n V_{DD}}{C_{TOT}} = \frac{C_1 + C_2 + \dots + C_n}{C_{TOT}} \cdot V_{DD} \quad (4.55)$$

Esta última ecuación puede ser expresada con la nueva notación

$$\Phi_F = \gamma \cdot V_{DD} \quad (4.56)$$

Donde el término

$$\gamma = \frac{C_1 + C_2 + \dots + C_n}{C_{TOT}} = \frac{C_{TOT} - C_0}{C_{TOT}} \quad (4.57)$$

recibe el nombre de *factor de ganancia de compuerta flotante*.

La ecuación 4.53 es una de las características más importantes del transistor FGMOS la cual establece que el potencial de compuerta flotante Φ_F es una combinación lineal de los voltajes de entrada y puede ser expresado de la forma siguiente.

$$\Phi_F = \gamma_1 \cdot V_1 + \gamma_2 \cdot V_2 + \dots + \gamma_n \cdot V_n \quad (4.58)$$

Donde los factores γ_k son llamados “*coeficientes de acoplamiento*” de las respectivas entradas. En la Tabla 4-9 estos parámetros son asociados o mapeados con los pesos de las entradas.

Para aquellos casos en los que la capa de Poly1 se encuentre completamente flotando, el valor tecnológico del voltaje de umbral V_{TH} del transistor puede verse modificado debido a carga residual almacenada durante el proceso de fabricación. De tal manera que, en general, el transistor se enciende para la condición

$$\Phi_F > V_{TH}^* \quad (4.59)$$

En la ecuación previa (4.59), se usa la notación V_{TH}^* para representar al voltaje de umbral V_{TH} modificado por carga residual almacenada.

La alteración del valor del voltaje de umbral V_{TH} puede minimizarse con una conexión al exterior de la capa de Poly1. Tal es el caso del circuito presentado en esta tesis.

El voltaje de umbral es otro parámetro directamente mapeado en la Tabla 4-9, con el valor umbral de una neurona biológica.

El circuito completo para la neurona FGMOS es mostrado en la Figura 4-29. El transistor de compuerta flotante es acoplado a un circuito “seguidor fuente”. Las entradas $V_1 \dots V_8$ son los valores de los píxeles vecinos en una matriz de 3x3.

Neurona FGMOS




Figura 4-29.- “Neurona FGMOS” en la forma de seguidor fuente FG”

Las dimensiones tanto de los electrodos de Poly2 para las entradas $V_{G1} \dots V_{G8}$, como para el Poly1 son las mínimas permitidas por las reglas de diseño en la tecnología de $0.5\mu\text{m}$. Se muestran en la Tabla 4-8. Las dimensiones de los transistores siguientes; FGMOS, MS1, MS2 y MSW resultaron del diseño del seguidor para una ganancia lo más cercana a la unidad y una corriente máxima de $10\mu\text{A}$. El transistor MSW es un interruptor digital.

DISPOSITIVO	W(μm)	L(μm)
FGMOS	6.6	1.5
MS1	4.2	3.8
MS2	9.0	2.1
MSW	3.6	1.5
POLY1	15.6	8.7
POLY2	2.4	2.4
RS1	150E3	

Tabla 4.8.- Dimensiones de los dispositivos asociados a la neurona FGMOS

La función de transferencia f_T de la neurona FGNMOS se muestra en la Figura 4-30. Esta función es equivalente a la función de activación f_A en el modelo de la neurona artificial.




Figura 4-30.- Función de transferencia del circuito seguidor fuente, transistor FGNMOS

$$f_T = V_{OUT} = \begin{cases} 0 & \text{si } VTADJ \leq V_{TH} \\ \alpha_m \cdot VTADJ - V_{TH} & \text{si } VTADJ > V_{TH} \end{cases} \quad (4.60)$$

En la Tabla 4-9 se muestran los parámetros mapeados del modelo de la neurona artificial al modelo de neurona FGNMOS. La característica más relevante del transistor de compuerta flotante FGMOS es la relación uno a uno de sus parámetros con los parámetros del modelo de la neurona artificial presentado en la Figura 4-26.

PARÁMETROS NEURONA ARTIFICIAL	PARÁMETROS NEURONA FGNMOS	NOMBRE COMUN
x_i	V_i	ENTRADAS
w_i	γ_i	PESOS (COEF. DE ACOPLAMIENTO)
θ	V_{TH}	UMBRAL DE ACTIVACIÓN
$\sum w_i x_i$	$\sum \gamma_i \cdot V_i$	FUNCIÓN DE PROPAGACIÓN
FUNCIÓN DE ACTIVACIÓN	FUNCIÓN DE TRANSFERENCIA	Figura 4-29

Tabla 4-9.- Mapeo de parámetros neurona artificial contra neurona FGNMOS

Dimensiones de la compuerta flotante y de los electrodos de entrada

El circuito de la neurona en la Figura 4-29, realiza el *promedio ponderado* de la señal de los ocho transductores vecinos. Los cálculos de las capacitancias y de los coeficientes de acoplamiento se hicieron en base a los datos de la Tabla 4-8 y del dibujo de las dimensiones mostradas en la Figura 4-31.




Figura 4-31.- Dimensiones de la capa de Poly1 y de los electrodos de Poly2

En los cálculos que se muestran a continuación:

A_{gate} = Superficie de cada electrodo de Poly2.

A_{poly1} = Superficie de la capa de Poly1

$$A_{gate} = (8\lambda) \times (8\lambda) = [8(0.3\mu m)] \times [8(0.3\mu m)] = 5.76\mu m^2 \quad (4.61)$$

La superficie de Poly1, A_{poly1} es:

$$A_{poly1} = (15.3\mu m) \times (8.7\mu m) = 133.11\mu m^2 \quad (4.62)$$

Los siguientes datos fueron tomados de la corrida T97T de MOSIS.

NOMBRE	VALOR
C _{pp} : capacitancia Poly1-Poly2	900aF/μm ²
CGDO	1.83E-10F/m
CGBO	1E-9F/m
TOX	1.39E-8m

Tabla 4-10.- cpacitancias de traslape (datos de la tecnología)

Las constantes dieléctricas del vacío y del óxido de silicio respectivamente son:
 $\epsilon_0 = 8.85aF / \mu m$, $\epsilon_{ox} = 3.95\epsilon_0$, de donde

$$C'_{ox} = \frac{\epsilon_{ox}}{TOX} = \frac{3.95\epsilon_0}{1.39E-8m} = 2514.9aF / \mu m^2 \quad (4.63)$$

La expresión que relaciona las señales de entrada y las capacitancias del transistor FG MOS con el voltaje equivalente de compuerta Φ_{FG} es:

$$\Phi_{FG} = \frac{C_1}{C_{TOT}} V_1 + \frac{C_2}{C_{TOT}} V_2 + \dots + \frac{C_n}{C_{TOT}} V_n + \frac{C_{fgd}}{C_{TOT}} V_D \quad (4.64)$$

Asumiendo que el circuito de la Figura 4-29 es un seguidor ideal, en la salida se espera el valor de Φ_{FG} . Lo ideal es obtener:

$$\Phi_{FG} = \frac{VG1+VG2+\dots+VG8}{8} = (0.125)(VG1+VG2+\dots+VG8) \quad (4.65)$$

$$C_1 = (C_{pp})(A_{gate}) = (900aF / \mu m^2) \times (5.76\mu m^2) = 5.184 fF \quad (4.66)$$

Las ocho compuertas tienen iguales superficies, así que

$$C_1 = C_2 = \dots = C_8 \quad (4.67)$$

$$C_{TOT} = C_1 + C_2 + \dots + C_8 + C_{fgs} + C_{fgd} + C_{fgb} \quad (4.68)$$

$$C_{fgs} = \frac{2}{3} W \cdot L \cdot C_{ox} = \left(\frac{2}{3}\right) (6.6\mu m) (1.5\mu m) (2514.9aF / \mu m^2) = 16.5983 fF \quad (4.69)$$

$$C_{fgd} = CGDO \cdot W = (1.83E-10 \frac{F}{m}) (6.6\mu m) = 1.2078 fF \quad (4.70)$$

$$C_{fgb} = CGBO \cdot L = (1E-9 \frac{F}{m}) (1.5\mu m) = 1.5 fF \quad (4.71)$$

La capacitancia total resulta de

$$C_{TOT} = 60.7781 \text{ fF} \quad (4.72)$$

Sustituyendo los números en la ecuación (5.64) se tiene

$$\Phi_{FG} = \left(\frac{C_1}{C_{TOT}} \right) (VG1 + VG2 + \dots + VG8) + \frac{C_{fgd}}{C_{TOT}} VDD \quad (4.73)$$

$$\Phi_{FG} = (0.0853)(VG1 + VG2 + \dots + VG8) + (0.02)VDD \quad (4.74)$$

$$\Phi_{FG} \cong \left(\frac{1}{11.724} \right) (VG1 + VG2 + \dots + VG8) + (0.02)VDD \quad (4.75)$$

definiendo la constante $\frac{C_{fgd}}{C_{TOT}} \cdot VDD$ como el término de corrección V_{fc} se

puede hacer la siguiente aproximación

$$\Phi_{FG} = \left(\frac{1}{11.724} \right) (VG1 + VG2 + \dots + VG8) + 0.02 \cdot VDD \quad (4.76)$$

Así, puede considerarse que el circuito de la Figura 4-29 realiza el *promedio ponderado* de las señales de entrada de los ocho fototransductores vecinos.

En la ecuación 4.14 se definió V_{AVE} como el promedio aritmético de las señales de los ocho píxeles vecinos. Sin embargo, de todo el análisis presentado en la sección 4.5.4.1, la ecuación 4.14 puede ser escrita nuevamente con la siguiente notación:

$$V_{AVE} = V_{FG} \equiv \Phi_{FG} = V_{POND} \quad (4.77)$$

Donde el signo \equiv establece una equivalencia entre V_{AVE} y Φ_{FG} , y la notación V_{POND} es para indicar que Φ_{FG} es el promedio ponderado obtenido por las ecuaciones 4.64, 4.73 y 4.74.

El valor dado por la ecuación 4.14 es un promedio aritmético, sin embargo, con la interpretación que se le ha dado en la ecuación 4.77, promedio ponderado significa que los valores de las señales de entrada junto con sus acoplamientos capacitivos reciben mayor importancia que los voltajes en las capacitancias parásitas originadas por traslapes en el

transistor, ya que estos últimos se consideran siempre cero aunque en realidad estas capacitancias parásitas son tomadas en cuenta en el valor de la capacitancia total C_{TOT} .

Haciendo referencia a la Figura 4-29 se tiene que, finalmente, la respuesta de la neurona FGMOS, en el nodo 2 denotada V_P es de la forma

$$V_P = F_A(V_{AVE}, V_{TADJ}) = F_A(V_{POND}, V_{TADJ}) = F_A(\Phi_{FG}, V_{TADJ}) \quad (4.78)$$

$$V_P = \Phi_{FG} + f_A \quad (4.79)$$

Donde f_A es equivalente a la función de activación de la neurona.

Respuesta de la neurona FGMOS en función de las entradas

Las Figuras 4-32 y 4-33 muestran dos tipos de comportamiento de la respuesta Φ_{FG} respecto de los valores de entrada de la neurona FGMOS.




Figura 4-32.- Φ_{FG} para valores pequeños de las entradas, a compuerta flotante

Es importante aclarar que las gráficas de la Figura 4-32 fueron obtenidas por simulación en la condición de compuerta flotante, esto es, no fue aplicado voltaje a la capa de Poly1. Las entradas de VCG3 a VCG8 están conectadas a GND. La simulación de la

Figura 4-33 también fue hecha en la condición de compuerta flotante, para otros valores de VCG3 a VCG8. Estas simulaciones fueron realizadas usando el macromodelo de Victor Hugo [4.10]




Figura 4-33.- Φ_{FG} en la condición de compuerta flotante, altos valores de entrada

La diferencia entre las gráficas de las Figuras 4-32 y 4-33 puede atribuirse al voltaje de umbral tecnológico V_{TH} . Esto es, en el caso de la Figura 4-32, el voltaje ponderado de entrada Φ_{FG} , no supera el valor de V_{TH} .

$$\Phi_{FG} = \left(\frac{1}{11.5} \right) (VG1 + VG2 + \dots + VG8) + 0.02 \cdot VDD \quad (4.80)$$

$$\Phi_{FG} = \left(\frac{1}{11.5} \right) (3.3 + 2.0) + (0.02) \cdot (3.3) = 0.526V < V_{TH} \quad (4.81)$$

En el caso de la Figura 4-33, el voltaje de umbral tecnológico es superado por el voltaje ponderado de las entradas y empieza a notarse en la respuesta el efecto de la función de activación f_A , de acuerdo con la ecuación 4.75 y la Figura 4-30.

$$\Phi_{FG} = \left(\frac{1}{11.5} \right) (3.3 + 7(2.0)) + (0.02) \cdot (3.3) = 1.57V > V_{TH} \quad (4.82)$$

Además la salida es lineal.

4.5.5.- Comparador

Otra de las operaciones mencionadas al inicio de la sección anterior tiene que ver con la toma de decisiones. Es una comparación seguida de una toma de decisiones desde el punto de vista analógico. Un mapa general (floorplan) de las principales unidades ubicadas dentro de un píxel se muestra en la Figura 4-34. Además del fototransductor se muestran las unidades que realizan las tres operaciones mencionadas en la sección anterior.




Figura 4-34.- Arquitectura general del píxel propuesto

Como se muestra en la Figura 4-34, la salida del fototransductor es comparada con la señal de salida de la neurona FG MOS. Además, el comparador tendrá las propiedades inhibitorias y excitatorias para producir los efectos de las ecuaciones 4.16 y 4.17. Esto es, si la magnitud de la señal del transductor es mayor (en las condiciones analizadas en la sección 4.3.1.1, *Caso D*), que la señal de salida de la neurona FG MOS, entonces $f_{on}(\Delta V_{AVE}) = K_{ons}^+ \cdot \Delta V_{AVE}$, salida excitatoria. De igual forma, como se analizó en la referida sección, si la señal del fototransductor es menor que la salida de la neurona FG MOS, entonces $f_{off}(\Delta V_{AVE}) = K_{offs}^+ / \Delta V_{AVE}$, salida inhibitoria. En este caso, f_{on} (salida excitatoria), o f_{off} , (salida inhibitoria) son la taza de disparos de la célula ganglionar representada por la salida del píxel.

Es conveniente recordar que los casos discutidos en la sección 4.3.1 corresponden al “estado actual” de “centros ON de respuesta sostenida”.

Los casos de “centros ON de respuesta transitoria” fueron analizados en la sección 4.3.3. En el primer caso analizado en aquella sección, si la señal del fototransductor es mayor que la señal de salida de la neurona FGMOS, entonces la salida de la célula ganglionar será $f_{on}(\Delta V, t) = K_{11} \cdot \Delta V_{AVE} \cdot \exp(-K_{12} \cdot t)$, salida excitatoria transitoria (ecuación 4.34). Por el contrario, si la señal del fototransductor es menor que la señal de

salida de la neurona FGMOS, entonces $f_{off}(\Delta V, t) = K_{21} \cdot \left(\frac{1}{|\Delta V_{AVE}|} \right) \cdot \exp(-K_{22} \cdot t)$, salida inhibitoria (ecuación 4.37).

Así que el bloque denominado “comparador” tiene dos funciones. La primera es comparar las señales del fototransistor del píxel local con la salida de la neurona FGMOS. La segunda función del comparador es generar una salida de carácter excitatorio o inhibitorio, según sea el caso del resultado de la comparación. La salida del comparador es una señal analógica del tipo mostrado en la Figura 4.1.a.

El comparador ideal es uno que realice la operación indicada en la Figura 4-35. Dado un valor V_p del promedio de los píxeles vecinos, compararlo con el valor de la señal del píxel central V_c . Si el valor V_c del píxel central es mayor que el resultado de V_p , entonces la salida tiene un valor $OUT00 > VDD/2$. En caso contrario la salida tiene un valor $OUT00 < VDD/2$. Lo anterior para cualquier valor de V_p , desde $V_p=0$ hasta $V_p=VDD$. En la práctica, el objetivo es aproximar con el menor número de transistores la operación de un circuito al caso ideal aquí mostrado.




Figura 4-35.- Comparador ideal (a) símbolo, (b) operación ideal

Si la salida $OUT00$ es mayor que $VDD/2$ es excitatoria, de acuerdo con la ecuación (4.16). Si $OUT00$ es menor que $VDD/2$ es inhibitoria, de acuerdo con la ecuación (4-19).

Otras características adicionales del comparador, no menos importantes que las descritas en la Figura 4.32, son las que se describen en la Figura 4.36.




Figura 4-36.- Característica 3D del comparador

Cuando ambas entradas V_p y V_c tienen valores pequeños al mismo tiempo, la salida del comparador $OUT00$ es débil. Lo cual equivale a una *visión de baja iluminación*. Se continúan cumpliendo las condiciones de salida descritas en la Figura 4-32, pero con menor intensidad. Región izquierda de la capa en la Figura 4.33.

Por otra parte, cuando ambas entradas tienen valores altos simultáneamente, la salida del comparador $OUT00$ es alta. Equivale a una *visión de alta iluminación*. Aún se cumplen las condiciones de salida descritas con base en la Figura 4.35, sin embargo la salida es de menor intensidad. Región derecha de la capa en la Figura 4.36.

Con el propósito de dar cumplimiento a los tres requerimientos mencionados al inicio de esta sección, y discutidos con el apoyo de las Figuras 4.35 (dos de ellas) y 4.36 (una de ellas), se propuso para el comparador una arquitectura basada en dos ***espejos de corriente mutuamente controlados***, en las configuraciones de fuente y sumidero [4.7].




Figura 4-37.- Circuito del comparador selector (a) esquemático (b) Símbolo subcircuito

El circuito de la Figura 4-37 fue diseñado para dar solución a los requerimientos específicos del comparador en el prototipo de prótesis de retina en esta tesis. Por lo que los principios en los que se basa su operación serán dados con enfoque hacia tal fin. Como se verá más adelante, esta arquitectura cumple en forma general los requerimientos discutidos en base a las Figuras 4.35 y 4.36. Para dar solución específica a los requerimientos se ajustaron los tamaños de los transistores los cuales son mostrados en la Tabla 4-11.

TRANSISTOR	W(μm)	L(μm)
M1COMP	3.0	2.1
M2COMP	3.0	2.1
M3COMP	3.6	1.8
M4COMP	3.6	1.8
M5COMP	6.0	1.8
M6COMP	6.0	1.8

Tabla 4-11.- Dimensiones de los transistores en el comparador

En la Figura 4-38 se muestra la respuesta en voltaje del comparador. Los tamaños de la Tabla 4-11 fueron ajustados para que la respuesta en voltaje sea pequeña cuando ambas entradas son pequeñas. Además, cuando ambas entradas son simultáneamente altas, preferentemente que $V_c \geq V_p$, se tendrá una salida débilmente excitatoria.




Figura 4-38.- Respuesta en voltaje del comparador

La corriente es ajustada en cada rama del comparador con las entradas V_c y V_p en forma paramétrica, como se muestra en la Figura 4-39. La operación en cada espejo de corriente no es estática sino *adaptativa* en el sentido de que su valor es ajustado a uno nuevo dependiendo de las entradas. Esta característica es requerida para buscar una tendencia al comportamiento ideal mostrado en la Figura 4-35.




Figura 4-39.- Respuesta en corriente del comparador

Un requerimiento adicional del comparador es que su salida se acople correctamente a la entrada de la siguiente etapa, el oscilador, la cual será discutida en la siguiente sección.

4.5.6.- Generador de espigas

El subsistema generador de espigas es mostrado en las Figuras 4-40 y 4-41, para los tipos de respuesta sostenida y transitoria, respectivamente. La sección lineal de la señal de entrada corresponde al periodo de integración de todo el arreglo. La característica de la señal mostrada en la Figura 4-40 tiene su origen en la operación del fototransductor discutida en la sección 4.5.3.1. Todos los transductores son activados con la misma señal de shutter.




Figura 4-40.- Operación del generador de espigas para el caso sostenido




Figura 4-41.- Operación del generador de espigas para el caso transitorio

La característica de la señal de entrada al oscilador, en la Figura 4-41, tiene su origen en la respuesta transitoria del fototransductor la cual fue discutida en la sección 4.5.3.2.

El sub-circuito mostrado en la Figura 4-42 fue diseñado para controlar, su frecuencia y su ancho de pulso, por voltaje.




Figura 4-42.- Bloque del circuito oscilador completo

Para su análisis, el circuito será dividido en tres sub-bloques; de control, oscilador-núcleo y buffer. Estos tres sub-bloques son mostrados en la Figura 4-43.




Figura 4-43.- Componentes del oscilador

4.5.6.1.- Sub-bloque de control de frecuencia y ancho de pulso

El sub-bloque de control en la Figura 4-43 está dedicado al control de la frecuencia y el ancho de pulso del oscilador. Tanto el ancho de pulso, como la frecuencia son controlados por voltaje. Para el control de ancho de pulso se tiene la entrada INR en el sub-bloque de control, y para el control de la frecuencia se tiene la entrada IN2BU2. La Figura 4-44 muestra el contenido del sub-bloque de control.




Figura 4-44.- Esquemático del sub-bloque de control en el oscilador

La fuente **Vcontrol** es usada para controlar la frecuencia, y la fuente **Vreset2** para control del ancho de pulso. La señal de salida del oscilador, en el nodo OUTOSC2, es realimentada a la compuerta de los transistores MPH y MPR para controlar la frecuencia y el ancho de pulso respectivamente. El amplificador fuente común tiene como función

acoplar ambas señales de control, **Vcontrol** y **Vreset2**, de forma que el nivel de salida en el nodo INOSC se encuentre en la región útil de entrada al oscilador.

La función de transferencia del circuito de control se muestra en la Figura 4-45.




Figura 4-45.- Función de transferencia (simulación) del circuito de control

Los datos de la Figura 4-45, obtenidas por simulación, muestran que la región útil de las entradas, tanto **Vreset2** como **Vcontrol** es de 1.0V a 2.3V. El intervalo de salida del circuito de control es de 0.85V a 1.95V. Esta última región es de particular importancia puesto que es la salida del circuito de control la que ha de acoplarse a la entrada del oscilador. Las dimensiones de los transistores se muestran en la Tabla 4.12.

TRANSISTOR	L(μm)	W(μm)
MPH	3.0	3.0
MPR	3.0	3.0
M1INV	3.0	9.0
M2INV	2.1	3.0

Tabla 4.12.- Dimensiones de los transistores del circuito de control

El principio de operación para que mediante este circuito se controle la frecuencia y el ancho de pulso, es que **Vreset2** sea distinto de **Vcontrol**. Para disminuir el ancho de pulso **Vreset2** debe ser mayor que **Vcontrol**. Además estos niveles de voltaje deben ser habilitados alternadamente, esto es, uno de ellos a la vez.

Más detalles del acoplamiento serán dados en el sub-bloque del oscilador-núcleo.

4.5.6.2.- Sub-bloque del oscilador-núcleo

El sub-circuito que produce las oscilaciones será analizado a continuación. Esencialmente es un oscilador de anillo formado por eslabones de pares diferenciales como se muestra en la Figura 4-46, su diagrama esquemático se muestra en la Figura 4-47.




Figura 4-46.- Arquitectura del oscilador-núcleo




Figura 4-47.- Esquemáticos del oscilador-núcleo y del buffer

Las dimensiones de los transistores del sub-bloque oscilador-núcleo se muestran en la Tabla 4-13.

TRANSISTOR	L(μm)	W(μm)
PRIMER PAR DIFERENCIAL		
M1	1.8	9.0
M2	1.8	6.0
M3	1.8	9.0
M4	1.8	3.0
M5	1.8	3.0
SEGUNDO PAR DIFERENCIAL		
M6	1.8	9.0
M7	1.8	6.0
M8	1.8	5.1
M9	1.8	3.0
M10	1.8	3.0
TERCER PAR DIFERENCIAL		
M11	1.8	9.0
M12	1.8	6.0
M13	1.8	9.0
M14	1.8	3.0
M15	1.8	3.0
BUFFER		
M16	3.0	3.0
M17	3.0	6.0
M18	3.0	6.0
M19	3.0	3.0

Tabla 4.13.- Transistores del oscilador-núcleo incluyendo buffer

Las siguientes características del circuito oscilador-núcleo fueron obtenidas por simulación:

- La **frecuencia de oscilación** está determinada por la fuente de corriente en cada par diferencial. La fuente de corriente son los transistores de cola, M1, M6 y M11.
- Los parámetros que determinan el valor de la corriente, y en consecuencia la frecuencia son: La relación de aspecto (W/L) de los transistores M1, M6 y M11; El valor de la fuente de alimentación VDDOSC; y el voltaje (VINOSC) en el nodo INOSC.
- Fijando el parámetro VDDOSC a 3.3V se obtiene una gráfica de la dependencia de la frecuencia variando los parámetros W/L y VINOSC. Figura 4-48.




Figura 4-48.- Dependencia de la frecuencia respecto a W/L y VINOSC, fijando VDDOSC a 3.3V.
Obtenido por simulación

- Fijando el parámetro W/L al valor 9.0/1.8, se obtiene una gráfica de la dependencia de la frecuencia variando VDDOSC y VINOSC. Figura 4-49.




Figura 4-49.- Dependencia de la frecuencia variando VINOSC y VDDOSC y fijando W/L a 9.0/1.8.
Obtenido por simulación

- **Transistores balancín.** La oscilación se produce por la diferencia en el nivel de corriente a través de los transistores M2 y M3, M7 y M8, M12 y M13, (Figura 4-47). La diferencia en los niveles de corriente se produce por la diferencia en la relación de aspecto de los transistores citados. La Tabla 4-14 muestra las $\Delta(W/L)$ mínimas encontradas para los transistores balancín, después de ensayar varios aspectos geométricos mediante

simulación con PSPICE. Para $\Delta(W/L)$ menor al reportado en la Tabla 4.14, la oscilación se hace inestable.

$$\Delta(W/L) = (W/L)_{IN2} - (W/L)_{IN3} \quad (4.80)$$

Transistor →	M2	M3	M7	M8	M12	M13
W/L(μm) →	$\Delta(W/L) = 1.666$		$\Delta(W/L) = -0.5$		$\Delta(W/L) = 1.666$	

Tabla 4.14.- Diferencia en los transistores balancines

- Ancho de pulso. Los transistores M4 y M5, M9 y M10, M14 y M15, con su relación de aspecto en pares, determinan el ancho de pulso. Un recurso adicional para controlar el ancho de pulso es externo, mediante el nivel de entrada Vreset2 a través del transistor MPR de la Figura 4-44.

4.5.7.- Sub-bloques de acoplamiento

Como se ha mencionado anteriormente, la propuesta de prótesis se basa en un diseño analógico en el que la información se comunica entre bloques por medio de niveles de voltaje. Lo anterior demanda mayor atención entre los puertos de entrada y salida de los distintos bloques puesto que para que la información se transmita con eficacia, en primer lugar la distorsión en los niveles de las señales debe ser mínima, en segundo lugar las ventanas de acoplamiento deben contenerse en los mismos intervalos. Un ejemplo de esto último es el acoplamiento, de los sub-bloques del oscilador, analizado en los temas de la sección 4.5.6. Otro ejemplo es el acoplamiento dado entre la salida de los transductores y la entrada de la neurona FGMOS (sección 4.5.4.1). En este último caso se usa el nivel VTADJ aplicado a Poly1 para que la distorsión del *promedio ponderado* sea mínima.

En la presente sección se describen los acoplamientos; por una parte entre la salida del la neurona FGMOS y la entrada del comparador. Por otra parte entre la salida del comparador y la entrada al oscilador. Estos temas se discuten a continuación.

4.5.7.1.- Acoplamiento transistor FGMOS-comparador

Las funciones de transferencia de los transductores y de la neurona FGMOS, mostradas en las Figuras 4-19 y 4-30, respectivamente son aproximadamente lineales y de ganancia unitaria, sin embargo tienen distintos niveles de la componente de CD (offset), en otras palabras, tiene distintas ventanas de salida. Sin embargo, estas mismas señales han de ser sometidas a un proceso de comparación entre sí por el bloque de comparación. Por esa razón es conveniente agregar un bloque llamado “MATCHLEVEL” ó MATCH-00 a la salida del transistor FGMOS con el fin de emparejar los niveles de CD de salida entre los transductores y la neurona FGMOS, y así colocarlas en igualdad de circunstancias para ser comparadas. Este bloque tiene la arquitectura del transductor y es mostrado en la Figura 4-50. Las dimensiones de los transistores son dadas en la Tabla 4-15.




Figura 4-50. Circuito de acoplamiento MATCH-00

TRANSISTOR	W(μm)	L(μm)
MSF1M	6.0	1.5
MRSM	6.0	1.5
MSF2M	2.4	1.8
MSF3M	6.0	1.5

Tabla 4-15.- Dimensiones de los transistores del circuito MATCH-00

La función de transferencia es igual a la mostrada en la Figura 4-19. La razón de haber propuesto la misma arquitectura que el transductor es la siguiente. El mejor desempeño del transductor se tiene para niveles de CD de entrada, (Vreset) en el intervalo de 0.4V y 1.2V,

y como se puede ver en la Figura 4-30, la neurona se dispara con un nivel de CD en su entrada de alrededor de 0.8V lo cual corresponde al voltaje de umbral del transistor MS1 en la neurona FGMOS.

4.5.7.2.- Acoplamiento comparador-oscilador

En la Figura 4-38 se observa que, después de haber emparejado las entradas al comparador, la salida de éste se encuentra en el intervalo de 1.5V a 3.3V.

Por otra parte en la Figura 4-45 se tiene que el intervalo de entrada del sub-bloque de control del oscilador (Figura 4-44) se encuentra en el intervalo de 1.0V a 2.3V. En esa Figura 4-45 la señal de entrada $V_{control}$ es la señal que proviene del comparador y que es destinada al control de la frecuencia.

El traslape dado entre la salida del comparador, $V(OUT00)$ y la entrada al sub-bloque de control del oscilador $IN2BU2$, se ilustran en la Figura 4-51.




Figura 4-51.- Relación entre los voltajes de salida del comparador y entrada al oscilador

De acuerdo con la Figura 4-51 el acoplamiento puede darse en forma satisfactoria, sin embargo puede observarse un intervalo desperdiciado, de 2.5V a 3.3V de la salida del comparador $V(OUT00)$.

Por el motivo descrito en el párrafo previo y con la ayuda de la Figura 4-51 se propuso un bloque de acoplamiento entre la salida del comparador y la entrada al sub-bloque de control del oscilador. El circuito propuesto se muestra en la Figura 4.52.

La entrada V(IN2BU) del circuito acoplador buffer es la señal V(OUT00) que a su vez es la salida del comparador. La salida del buffer V(OUTBY) es la entrada V(IN2BU2) del oscilador.

Las dimensiones de los transistores del circuito buffer acoplador “comparador-oscilador” se muestran en la Tabla 4-16.

TRANSISTOR	W(μm)	L(μm)
MSFIBU	9.0	3.0
MSF2BU	3.0	3.0
MSF1BY	9.0	3.0
MSF2BY	3.0	3.0

Tabla 4-16.- Dimensiones de los transistores del buffer

4.5.8.- Arquitectura completa del sistema

El diagrama a bloques completo del sistema, correspondiente a la circuitería contenida en cada píxel, se muestra en la Figura 4-54. El transistor de compuerta flotante FGNMOS, o neurona FGNMOS, recibe la señal proveniente de los ocho píxeles vecinos en un arreglo de 3x3. A la salida de la neurona FGNMOS se ha colocado el subcircuito MATCH-00 cuya función se ha descrito en la sección 4.5.7.1. El bloque etiquetado como SUBCKT PIX5 corresponde al transductor local cuya salida es enviada a los ocho píxeles vecinos y además es comparada con la señal V_p o promedio ponderado. A la salida del comparador se ha colocado un buffer BUF-03 cuya función ha sido descrita en la sección 4.5.7.2.

El campo receptivo diseñado consiste de una matriz de 3x3 píxeles. Cada píxel está formado por los subcircuitos representados por bloques en la Figura 4-54. Un diagrama a bloques general de la matriz en la Figura 4-55, muestra la formación del campo receptivo ON tipo sostenido.




Figura 4-54.- Diagrama a bloques completo del sistema de cada pixel

Uno de los objetivos de la presente tesis es el diseño de un campo receptivo representado por una matriz de 3x3 como el que se muestra en la Figura 4-55. Sin embargo la interconexión mostrada puede ser extendida, si así fuese el caso, a matrices de mayor tamaño.




Figura 4-55.- Diagrama a bloques simplificado de un campo receptivo

4.6.- Diseño Layout

La metodología de diseño layout es semejante a la del diseño electrónico, mismo que debe estar terminado para habilitar el inicio del layout. En el caso de la presente tesis, el diseño electrónico fue discutido en la sección 4.5. Uno de los puntos relevantes en el

referido diseño electrónico es que como resultado provee la arquitectura del sistema y de los bloques que lo contienen así como las dimensiones de los transistores. La metodología, así como los principales lineamientos para el diseño layout, son descritos en el siguiente tema.

4.6.1.- Metodología de diseño

Como se indicó en la sección 4.5.1, no existen celdas prediseñadas en el diseño layout analógico, al menos en la tecnología de 0.5 μ m. Además, es importante enfatizar que para la fabricación del circuito completo se requiere: **a)** tener el diseño electrónico, el cual se llevó a cabo en el tema anterior con el número de sección 4.5; **b)** seleccionar la tecnología de fabricación lo cual se requiere antes de empezar el diseño electrónico y que fue descrito en la sección 4.5.2; **c)** llevar a cabo el diseño layout de las estructuras, transistores y pistas en bloques subdivididos en celdas, con el software del fabricante, en nuestro caso L-Edit y de acuerdo con las reglas de diseño referenciadas en la sección 4.5.2; **d)** finalmente hacer la integración de todas las celdas en una arquitectura jerárquica. Los dos últimos incisos son los temas de los que se ocupa la presente sección mediante la metodología descrita en base a la Figura 4-56.




Figura 4-56.- Metodología de diseño layout

Algunos lineamientos importantes para el buen desempeño del circuito integrado final se presentan a continuación [4-11].

- Hacer un plan de diseño topológico (floorplan). Consiste en trazar un plano general de la ubicación de los bloques dentro de la superficie disponible.
- Metodología Top-Down. Dividir la superficie total de diseño en módulos para la implementación de los bloques y celdas del diseño. Este paso se complementa con la metodología seguida para el diseño electrónico en el cual se definieron bloques o subcircuitos. Esta etapa termina con el layout de cada una de las celdas que forman parte de los bloques o módulos.
- Metodología Bottom-Up. Asumiendo que ya se cuenta con el diseño layout de todas las celdas y módulos del sistema lo que sigue es la integración de los módulos de acuerdo con el plan topológico inicialmente trazado.
- Etapa de corrección de errores sobre el diseño layout del sistema completo.

En general, el proceso de diseño layout lleva asociada la creatividad del diseñador tomando como guía la metodología general descrita en los párrafos anteriores basada en la Figura 4-54. Otros aspectos y recomendaciones importantes para el diseño de celdas y trazado de pistas son las siguientes.

a).- Las pistas de alimentación del chip diseñado deben ser muy anchas para minimizar efectos de electromigración y de resistencia así como para incrementar la disipación de calor. No hay un criterio para determinar con precisión qué tan anchas deben ser, sin embargo cuanto más ancha posible sean, mejor. En ocasiones se recomienda dejar ranuras para disminuir la deformación de las pistas por calentamiento durante periodos de operación prolongados del chip.

b).- Con el propósito de hacer más eficiente la conectividad y realizar lecturas rápidas del diseño layout se recomienda colocar en una sola dirección todos los transistores en cada una de las celdas.

c).- Las pistas que llevan señales se recomienda sean angostas con el propósito de disminuir efectos capacitivos. En este caso se presenta un compromiso entre efectos capacitivos y efectos resistivos. Entre más angosta es la pista menores son los efectos capacitivos sin


embargo se incrementan los efectos resistivos. Entre más ancha sea la pista se disminuye la resistencia sin embargo se incrementa la capacitancia.

d).- Con el fin de hacer más eficiente la conectividad y facilitar lecturas rápidas del diseño layout, se recomienda hacer conexiones verticales con un solo tipo de metal y conexiones horizontales con otro tipo de metal.

e).- Una estrategia que no solo facilita la conectividad sino que en ocasiones interviene en el desempeño del circuito, es la simetría. Un ejemplo claro es un par diferencial en el cual la simetría incrementa el emparejamiento de las dos ramas y en consecuencia mejora el desempeño del circuito. En general el diseñador debe buscar la simetría en todo el diseño, desde los dispositivos, pistas, celdas hasta la topología global. En otros casos donde los circuitos no tienen pares de simetría se presenta un compromiso entre simetría y optimización de superficie.

f).- La optimización de superficie demanda concentración de dispositivos o en otras palabras incremento de la densidad de transistores. Cuando el diseñador lo considere conveniente y no se afecte el desempeño de otros dispositivos se permite hacer enrutamiento de pistas por encima de otros dispositivos o celdas. Esto se conoce con un término compuesto en el idioma inglés como feed throughs.

Siguiendo los pasos y recomendaciones de esta sección, la arquitectura general del layout del sistema, consistente en un arreglo de 3x3, se concibe inicialmente como se muestra en la Figura 4-55. Cada uno de los píxeles contiene los módulos indicados en la Figura 4-54 y el floorplan para cada píxel se muestra en la Figura 4-57.



4-57.- Plano de la distribución de módulos en cada píxel

El análisis electrónico de cada módulo fue llevado a cabo a lo largo de la sección 5.4. Aquí se iniciará por el layout de los componentes del módulo llamado SUBCKT PIX5.

4.6.2.- Layout del módulo SUBCKT-PIX5

Este módulo puede subdividirse a su vez en; Módulo de fotodetección, formado por el fototransistor. Módulo de control, formado por los transistores MREST1, MSHUT1 y Mdm1. Módulo de transducción formado por el circuito seguidor fuente. Estos componentes fueron indicados en la Figura 4-20.

4.6.2.1.- Celda de la estructura fototransistor

Las reglas específicas de diseño de la tecnología de $0.5\mu\text{m}$ se localizan en la página www.mosis.com, para el software de diseño L-Edit. Las capas así como su respectivo código de colores están dadas en la sección 4.5.2. Las dimensiones del fototransistor fueron tomadas de los resultados discutidos en el Capítulo 3. El layout se muestra en la Figura 4-58.




Figura 4-58.- Layout de fototransistor

En el layout del fototransistor mostrado en la Figura 4-58 se indica con “E” la región de emisor y está formado por una implantación P+ y su contacto respectivo. La región de base, indicada por “B”, está formada por una implantación N+. Ambas regiones se encuentran

implementadas sobre la difusión de pozo N, (N-Well). La región de colector se indica con “C” y está formada por una implantación P+ sobre sustrato.

4.6.2.2.- Módulo de control

Este módulo establece el tiempo de integración de la fotocorriente, el tiempo de reset del nodo de integración y el tiempo de lectura de la señal. En la Figura 4-59 se muestra el diseño layout de los dispositivos que componen al módulo de control. El tamaño de los dispositivos es dado en la Tabla 4-4. También se muestran las señales de control VRE1, VSH1 y NVSH1. Vrest1 es el nivel de reinicio del nodo N21.




Figura 4-59.- Celda que contiene los dispositivos del módulo de control

4.6.2.3.- Módulo del circuito transductor

En la Figura 4-60 se muestra el diseño layout del módulo que contiene los dispositivos del circuito transductor el cual está compuesto por un circuito seguidor fuente y cuyo esquemático se encuentra descrito en la Figura 4-18 y sus dimensiones en la Tabla 4-3.




Figura 4-60.- Diseño layout del módulo transductor

En la celda del transductor (Figura 4-60) no se muestra el transistor MSF31 debido a que como es un elemento común a otras celdas, fue ubicado en otro sitio, en el interior del padframe del circuito integrado.

4.6.2.4.- Celda completa del módulo SUBCKT-PIX5

Los módulos descritos en las secciones 4.6.2.1.a la 4.6.2.3, fueron integrados en una sola celda la cual se muestra en la Figura 4-61. El anillo más externo es el Colector y está conectado a substrato y al nodo de referencia GND. El anillo en la región intermedia es la Base, es un contacto sobre pozo N y está conectada a VDD. La región central es una región activa P+ sobre pozo N y su salida va conectada a la entrada del módulo de control. Todo esto se puede observar en la Figura 4-61.




Figura 4-61.- Celda completa SUBCKT-PIX5

Todas las dimensiones de los transistores en el módulo SUBCKT-PIX5 están dadas en las Tablas 4-3 y 4-4.

4.6.3.- Layout del módulo FGNMOS

Las dimensiones de Poly1 y de Poly2 fueron dadas en la Figura 4-31. Estas dimensiones son las mínimas permitidas por las reglas de diseño de la tecnología. La elección de dichas dimensiones se basa en el criterio de que los pesos $w_i = \frac{C_i}{C_{TOT}}$ no dependen de las dimensiones de las capas de Poly1 y Poly2. La Figura 4-62 muestra el diseño layout del módulo FGNMOS.




Figura 4-62.- Diseño layout de la celda correspondiente al módulo FGNMOS

El diseño layout de la Figura 4-62 corresponde a los dispositivos que forman parte del diagrama esquemático en la Figura 4-29 de la neurona FGNMOS. Los principales elementos del layout son indicados en la misma Figura 4-59. Las dimensiones de los dispositivos están dadas en la Tabla 4-8. Como se ha indicado anteriormente el transistor M-ADJ-VT tiene el papel de interruptor, para conectar la capa de Poly1 a un nivel externo VTADJ. Con este voltaje se ajusta el nivel de CD de salida de la neurona.

4.6.4.- Layout del módulo SUBCKT MATCH-00

La arquitectura del modulo MATCH-00 es la misma que la del circuito transductor y su diagrama esquemático es dado en la Figura 4-50 así como las dimensiones de los transistores dadas en la Tabla 4-15. El diseño layout es dado en la Figura 4-63. El transistor MSF3M no se encuentra en el diseño layout de la celda MATCH-00 ya que es un elemento común a otras celdas, por lo que se encuentra localizado en otro sitio.




Figura 4-63.- Celda MATCH-00

El transistor usado como MSF3M es el mismo que se está usando para el circuito transductor, por lo que los nodos N6M y N61 son en realidad el mismo nodo. El papel del módulo MATCH-00 ya fue discutido en la sección 4.5.7.1.

Cada uno de los diseños layout presentados hasta el momento han sido hechos tomando en consideración las reglas de diseño de la tecnología de 0.5 μ m.

4.6.5.- Layout del módulo COMPARADOR.

Como ha sido comentado ya en este Capítulo, uno de los criterios observados, además de las reglas de la tecnología, en el trazado o dibujo de las celdas es la optimización de la superficie para la ubicación de los dispositivos, pistas y capas. El caso del layout del comparador es un ejemplo en el que los dispositivos pueden acomodarse en forma simétrica y compacta, optimizando de esta forma superficie. Este se muestra en la Figura 4-64. Las dimensiones de los dispositivos son dadas en la Tabla 4-11.




Figura 4-64.- Diseño layout de la celda COMPARADOR

4.6.6.- Layout del módulo SUBCKT BUF-03

El objetivo de la implementación de este módulo fue discutido en la sección 4.5.7.2. Existen otras arquitecturas de uso común como buffers, como por ejemplo la que se usó en la Figura 3-5 (Capítulo 3). Sin embargo una desventaja de este tipo de buffer es que tiene un offset de entrada mayor o igual que el voltaje de umbral V_{TH} . Esto produce una salida desplazada de la ventana de entrada al oscilador (Figura 4-51). Por esa razón fue seleccionado el tipo de seguidor presentado en el diagrama esquemático de la Figura 4-52, con la función de transferencia respectiva de la Figura 4-53. El diseño layout del esquemático de la Figura 4-52 es mostrado en la Figura 4-65. Para los fines de la metodología discutidos en la sección 4.6.1, una ventaja de este modulo es su alta simetría.




Figura 4-65.- Diseño layout de la celda buffer comparador-oscilador

4.6.7.- Layout del módulo SUBCKT OSCILADOR

Con el propósito de seguir la metodología de diseño, el bloque del oscilador se ha dividido en tres sub-bloques, SUB-BLOQUE DE CONTROL, SUB-BLOQUE DEL OSCILADOR-NÚCLEO y BUFFER DIGITAL, como se muestra en la Figura 4-43. Esto resulta conveniente para una revisión rápida de cada módulo del oscilador.

4.6.7.1.- Celda de control

En la topología del diagrama esquemático el SUB-BLOQUE DE CONTROL y el SUB-BLOQUE DIGITAL, se presentan por separado, sin embargo en la topología del layout estos módulos se juntaron con el propósito de optimizar superficie y se muestran en la Figura 4-66. A esta celda se le ha llamado celda de control.




Figura 4-66.- Celda de control del oscilador

La etiqueta de transistores y nodos se indican en la celda de control del oscilador. Como se comentó previamente, esta celda integra los bloques de control y buffer digital. Las etiquetas pueden ser contrastadas con las de los diagramas esquemáticos de las Figuras 4-44 y 4-47. Todos los transistores de canal tipo P comparten el mismo pozo N y el contacto a pozo. El nodo INR es la entrada del voltaje de control de ancho de pulso, el cual es un nivel externo al chip del circuito integrado. El nodo IN2BU2 es la entrada de control de frecuencia, desde la salida del módulo BUFF-03 cuyo layout fue presentado en la sección 4.6.6. El nodo OUTOSC2 es la salida del oscilador, es también la salida de cada píxel hacia el exterior del chip y además la salida del modelo de campo receptivo.

4.6.7.2.- Celda del núcleo del oscilador

Se le ha dado el nombre de “núcleo del oscilador” debido a que es el módulo en el cual propiamente se producen las oscilaciones. Su análisis electrónico fue presentado en la sección 4.5.6.2. Su diseño layout es mostrado en la Figura 4-67.




Figura 4-67.- Celda del oscilador-núcleo

El núcleo del oscilador consiste de tres “pares diferenciales” conectados con el modelo de conexión de anillo mostrado en la Figura 4-68. Un análisis adicional acerca de su operación ya fue presentado en el diseño electrónico.




Figura 4-68.- Modelo de conexión de anillo con pares diferenciales

Las conexiones verticales en todas las celdas están hechas con metal 1 (color azul), mientras que las conexiones horizontales están hechas con metal 2 (color gris).

4.6.7.3.- Celda completa del oscilador




Figura 4-69.- Celda completa del módulo SUBCKT OSCILADOR

En el diseño layout de la Figura 4-69 se tienen integrados el núcleo del oscilador y la celda de control, la cual a su vez consiste del buffer digital y del módulo o bloque de control de frecuencia y de control de ancho de pulso.

4.6.8.- Celda del píxel completo

En esta celda se integra toda la circuitería de los bloques que forman parte de un píxel, cuya topología se muestra en la Figura 4-70. En la superficie destinada al píxel lo que se hace es una instanciación de cada una de las celdas diseñadas previamente. Después de la instanciación le sigue la interconexión de las celdas. La celda de la Figura 4-70 consiste de una unidad de procesamiento y representa una neurona o célula ganglionar. La superficie ocupada es de aproximadamente de $(170\mu\text{m})\times(150\mu\text{m})$. Como se ha indicado en el modelo de interconexión de la Figura 4-55, la señal del fototransductor, además de ser usada en el propio píxel es enviada a los ocho píxeles vecinos más cercanos. Al mismo tiempo, el píxel recibe las señales de los ocho píxeles vecinos más cercanos y la procesa por la “neurona FG MOS”.




Figura 4-70.- Diseño layout de la celda de un píxel completo

Hasta este punto se han presentado todas las celdas que forman parte de un píxel. En total son 8 celdas contando los tres módulos que componen al oscilador. En total hay 45 transistores MOS, un fototransistor, una compuerta “flotante” de Poly1 y 8 compuertas de Poly2. La NEURONA FGMOS procesa las señales de ocho píxeles vecinos y su resultado es comparado con la señal del fototransductor local. En este caso el término local se refiere al fototransductor localizado en el píxel que se está analizando, porque como se ha comentado anteriormente, todos los píxeles tienen la misma arquitectura.

4.6.9.- Celda de una matriz de 3x3

Una matriz de 3x3 emula la operación de un campo receptivo de una neurona ganglionar en la retina. En este modelo de 3x3, la neurona es el centro del campo receptivo y está representado por el píxel completo mostrado en la Figura 4-68. El contorno del campo receptivo está representado por los ocho píxeles vecinos. El diseño layout de la matriz completa de 3x3 se muestra en la Figura 4-69.




Figura 4-71.- Layout de una matriz de 3x3 píxeles

El arreglo mostrado en la Figura 4-71 ocupa una superficie de $(698\mu\text{m})\times(494\mu\text{m})$. Todas las conexiones verticales están hechas con pistas de metal1, mientras que las conexiones horizontales están hechas con pistas de metal2. Las pistas más anchas ubicadas a la izquierda de la Figura 4-71, corresponden a las de alimentación, GND VDD y VDDOSC respectivamente.

4.6.10.- Diseño layout completo

En la Figura 4-72 se muestra el arreglo insertado en el marco de conexiones de entradas y salidas (padframe) recomendado por el fabricante para la tecnología de 0.5 μ m. Otras celdas se colocaron fuera del arreglo y están destinadas a su calibración individual para cuando el chip se encuentre ya fabricado. Las celdas destinadas a este propósito son el transistor FGNMOS, el fototransductor, el oscilador y un píxel completo.




Figura 4.72.- Diseño Layout del Prototipo del Campo Receptor ON-sostenido

Algunos datos son indicados sobre el mismo layout de la Figura 4-72. Por ejemplo la pista VDDOSC es una entrada de alimentación exclusiva para el núcleo del oscilador. Es la terminal 17 del padframe. Las terminales de la 7 a la 14 son entradas externas hacia las compuertas Poly2 del transistor FGNMOS independiente, para su calibración. La terminal 15 es una entrada externa, común a los ocho píxeles de la periferia, emulando las entradas

de sus vecinos. Las entradas de la 21 a la 29, excepto la 26, son entradas de control, como VSHU, VRES, NVSHU Vreset, etc.

4.7.1.-- Simulaciones del sistema para el caso respuesta sostenida

Las simulaciones se hicieron sobre la neurona central (píxel central). Una serie de simulaciones PSPICE son mostradas sobre campos receptivos ON de respuesta sostenida y de respuesta transitoria. La Figura 4-73 muestra V(X14.OUTOSC2), indicada como L3, correspondiente a la salida del generador de espigas. También se muestra la salida del comparador V(OUT00), indicada con L2, la salida del píxel central V(SALIDA5) (L1) y la salida del transistor FGNMOS V(2). El macromodelo de Victor Hugo [4.10] fue usado para la simulación del subcircuito del transistor FGNMOS. En el caso de la Figura 4-73 el tiempo de integración (de la fotocorriente) es de aproximadamente 16ms, con un tiempo de reset de 3ms y un tiempo de espera o de lectura de aproximadamente de 50ms.




Figura 4-73.- Campo receptivo ON con respuesta sostenida. Corriente de los píxeles vecinos 40pA. Corriente del píxel central 80pA. Capacitancia en el nodo 2, de 1.5pF




Figura 4-74.- Campo receptivo ON con respuesta sostenida. Corriente de los píxeles vecinos 20pA.
Corriente del píxel central 40pA




Figura 4-75.- Campo receptivo ON con respuesta sostenida. Corriente de los píxeles vecinos 10pA.
Corriente del píxel central 20pA





Figura 4-76.- Campo receptivo ON con respuesta sostenida. Corriente de los píxeles vecinos 30pA.
Corriente del píxel central 10pA

- La simulación de la Figura 4-73, corresponde a un “centro ON de respuesta sostenida”, por esa razón durante el tiempo de lectura las gráficas son aproximadamente planas. El gradiente es positivo con altos niveles de iluminación. La respuesta se corresponde con la ecuación 4-16 $f_{on}(\Delta V_{AVE}) = K_{ons}^+ \cdot \Delta V_{AVE}$.
- Los resultados de las Figuras 4-74 y 4-75 también corresponden a “centros ON de respuesta sostenida”, sin embargo, aunque el gradiente es positivo se tienen bajos niveles de iluminación. También se corresponden con la ecuación 4.16.
- En el resultado de la Figura 4-76, a diferencia de los tres previos, se tiene gradiente negativo con bajos niveles de iluminación y se corresponde con la ecuación 4.19, $f_{off}(\Delta V_{AVE}) = K_{offs}^- \cdot |\Delta V_{AVE}|$.
- Todas son simulaciones en la condición del “estado actual”, el cual está descrito en la Figura 4-2.
- Las simulaciones presentadas fueron obtenidas con datos de I_{PH} y C_{PH} , fotocorriente y capacitancia de fotodiodo respectivamente, muy parecidos a los datos reales.

4.7.2.-- Simulaciones del sistema para el caso respuesta transitoria



*Figura 4-77.- Campo receptivo ON con respuesta transitoria. Corriente de los píxeles vecinos 10pA.
Corriente del píxel central 30pA*

Las Figuras de la 4-71 a la 4-75 son resultados de simulaciones durante el periodo de diseño. En cada una de ellas se indican los valores de las corrientes de entrada, en cada caso. La capacitancia del fototransistor es de 1.0pF. El periodo de integración es de 16ms. En las simulaciones mostradas, a los ocho píxeles vecinos le fueron asignados el mismo valor. El promedio de estos valores, de acuerdo con la ecuación 4.75, es comparado con la salida del píxel central V(SALIDA5), El resultado es enviado al oscilador. Así es obtenida la señal pulsante mostrada en estas Figuras.

4.8.- Conclusiones

- Mientras que la ecuación 4.14 es un promedio aritmético, la ecuación 4.75 es un promedio ponderado o estadístico en el sentido de que hay entradas que tienen mayor peso. Las entradas están formadas por capacitancias entre cada electrodo de Poly2 y la capa de Poly1. Estas son las entradas pesadas de mayor importancia o de mayor peso. Las

capacitancias parásitas del transistor FGNMOS contribuyen a la capacitancia total, sin embargo ninguna señal de entrada es pesada contra estas capacitancias. Por lo anterior se puede asumir que los resultados de las ecuaciones 4.14 y 4.75 son equivalentes, con fines de aproximación.

- Los resultados de las simulaciones presentadas en las Figuras 4-73 a la 4-77, son congruentes con la metodología seguida en la etapa del diseño electrónico. Específicamente con las condiciones impuestas al comparador. Estas condiciones están resumidas en base a las Figuras 4-35 y 4-36. Además, los resultados de las simulaciones son congruentes con los casos I, II y III, planteados en el modelo matemático para centros ON de respuesta sostenida, sección 4.3.1.

- La Figura 4-2 es ampliada y nuevamente presentada en la Figura 4-78, con el propósito de dar relevancia a las dos fases de los “Estados A” y “Estados B”. Estas dos fases son “*estado actual*” y “*estado siguiente*”. La condición de “*estado actual*” en la Figura 4-78 corresponde al intervalo de tiempo durante el cual se mantiene la iluminación. La condición de “*estado siguiente*” corresponde a un intervalo de tiempo contado a partir de que se apaga el estímulo.




Figura 4-78.- Condiciones de operación del prototipo

- Una aportación de esta tesis, es la interpretación según la cual las dos fases de los “Estados A” ó “Estados B” en la Figura 4-2 y 4-78, dan la sensación de movimiento en los seres vivos ya que las condiciones de “Estado ON” y de “Estado OFF” o viceversa, se suceden en el tiempo. Por esto es importante aclarar que el prototipo diseñado corresponde a un campo receptivo del tipo “centro ON de respuesta sostenida” en la condición de operación de “*estado actual*”, mostrado en la Figura 4-78. No está diseñado para responder en la condición de “*estado siguiente*”.
- El diseño presentado funciona desde frecuencias de 10Hz hasta frecuencias de 1000Hz. Es importante mencionar que la frecuencia de disparo de las neuronas naturales en el sistema visual se encuentra en el intervalo de (5Hz, 1000Hz). Aunque las frecuencias altas hasta de 1000Hz son casos extremos.
- La respuesta entregada, por las neuronas, está en modo voltaje pulsado. Los niveles bajos de ésta señal se corresponden con aproximadamente 0V. Los niveles altos se corresponden con aproximadamente 3.3V.

4.9.- Referencias

[4.1].- Decoding Stimulus Variance from a Distributional Neural Code of Interspike Intervals. Brian Nils Lundstrom and Adrienne L. Fairhall. *The Journal of Neuroscience*, Vol. 26, No. 35, pp. 9030-9037. August 30, 2006.

[4.2].- An Analysis of Spontaneous Impulse Activity of Units in the Striate Cortex of Unrestrained Cats. J. S. Griffith and G. Horn. *The Journal of Physiology*, Vol. 186, pp. 516-534.

[4.3].- Sustained and Transient Neurons in the Cat's Retina and Lateral Geniculate Nucleus. B. G. Cleland, M. W. Dubin and W. R. Levick. *The Journal of Physiology*, Vol. 217, pp. 473-496. 1971.

[4.4].- Receptive fields and functional architecture in the retina. Vijay Balasubramanian and Peter Sterling. *The Journal of Physiology*, Vol. 587, No. 12, pp. 2753-2767. 2009.

[4.5].- A silicon early visual system as a model animal. Tobi Delbrück and Shih-Chii Liu. *Vision Research* Vol. 44, pp. 2083–2089. 2004.

[4.6].- www.mosis.com

[4.7].- CMOS Circuit Design, Layout, and Simulation. R. Jacob Baker, Harry W. Li and David E. Boyce. IEEE Press Series on Microelectronic Systems. Editorial Board, John B. Anderson, Editor in Chief. ISBN 0-7803-3416-7.

[4.8].- CMOS Current Reference without Resistance. H. J. Oguey and D. Aebischer. *Journal of Solid State Circuit, IEEE*. Vol. 32, Issue 7, pp. 1132-1135. 1997.

[4.9].- A Functional MOS Transistor Featuring Gate-Level Weighted Sum and Threshold Operation. Tadashi Shibata and Tadahiro Ohmi. *IEEE Transactions on Electron Devices*, Vol. 39, No. 6. June 1992.

[4.10].- Sensor Inteligente de Imágenes en Tecnología CMOS, con Aplicaciones en Robótica. M. en C. Victor Hugo Ponce Ponce. Tesis que para obtener el grado de Doctor en Ciencias presentó en el Departamento de Ingeniería Eléctrica, Sección de Electrónica del Estado Sólido. Diciembre del 2005.

[4.11].- CMOS IC Layout. Concepts, Methodologies and tools. Dan Clein. Technical Contributor: Gregg Shimokura. Newnes. ISBN 0-7506-7194-7.

CAPITULO 5

CARACTERIZACIÓN DEL CIRCUITO FABRICADO DOS

5.1 Introducción

El chip diseñado para emular un campo receptivo tipo “centro ON de respuesta sostenida”, es el que se presentó en el Capítulo 4 en la Figura 4-72. En el diseño mostrado en la Figura citada, se incluyeron celdas fuera del arreglo principal, para ser caracterizadas de forma independiente. Estos módulos o celdas son:

(I).- Un píxel completo con entradas externas a través de los PADS del número 7 al 14. La salida de esta celda es la salida del oscilador. Es conveniente recordar que además de la fuente de alimentación VDD, se permitió una entrada de alimentación adicional VDDOSC, opcional para alimentar al núcleo del oscilador. En la Figura 5-1 se muestra un píxel completo o célula ganglionar artificial.




Figura 5-1.- Celdas independientes para su caracterización

(II).- Se incluyó también, en forma independiente, una neurona FGNMOS para su caracterización, la cual es indicada en la Figura 5-1. Las entradas a esta neurona son externas al circuito integrado y son compartidas por el píxel, a través de los PADs de 7 al 14.

(III).- La celda del fototransductor, también indicada en la Figura 5-1. Su salida es a través del PAD 4. Las entradas de las señales VRE1, VSH1, NVSH1 ROW-SELECT y Vrest1 son compartidas con el resto de los componentes del chip.

(IV).- Celda independiente del oscilador completo. Esta se muestra en la Figura 5-2. En ésta Figura se muestran; las entradas de alimentación, la entrada de control de frecuencia IN2BU2, la entrada de control de ancho de pulso INR y la salida del oscilador.




Figura 5-2.- Celda independiente del oscilador

Es importante señalar también en este punto, que como se indicó en la sección 4.6.10 del Capítulo 4, dadas las condiciones en las que se proyectó el arreglo del campo receptivo consistente de una matriz de 3x3 píxeles, fueron utilizados todos los PADs del circuito integrado, sólo quedaron tres PADs libres. Ello limitó el número de celdas independientes incluidas adicionalmente para su caracterización.

Otro punto importante de señalar es que en el archivo enviado para su fabricación a través de MOSIS, fue cubierto intencionalmente en toda la superficie del integrado con una capa de metal3 y fue conectada a VDD. Esta es una capa de metal disponible en la tecnología de 0.5 μ m. Una microfotografía del chip se muestra en la Figura 5-3. Sólo se dejaron ventanas a la superficie fotosensible de los fototransistores.




Figura 5-3.- Microfotografía del chip fabricado en la corrida V03M

En principio, el objetivo de la capa de metal3 en toda la superficie del integrado fue disminuir el ruido de crosstalk, el cual fue discutido en el Capítulo 3, sección 3.4.

Una desventaja de la capa de metal3 mostrada en la Figura 5-3 es que este tipo de metal bloquea muy bien los fotones incidentes y en consecuencia no permite visualizar, para su análisis, los dispositivos localizados en la parte inferior de la capa, como se comprueba en la microfotografía de la citada Figura 5-3.

5.1.1.- Prueba de fallos

Después de terminado el diseño presentado en el Capítulo 4, en la Figura 4-72, éste fue sometido a un proceso de revisión exhaustiva a nivel de diseño layout. Este proceso es una etapa obligada en todo proceso de diseño, sin embargo no es la última. Uno de los objetivos de la caracterización presentada en este Capítulo 5 es precisamente evaluar el desempeño del diseño, localizando fallos posibles para su posterior corrección. De tal forma que la etapa de corrección de fallos termina cuando el diseñador obtiene el desempeño para el que fue proyectado el diseño.

El objeto de presentar este apartado, además de ser obligado en todo diseño, es precisamente destacar uno de los fallos detectados en el circuito integrado fabricado en la corrida V03M de MOSIS.

El fallo indicado en el párrafo anterior está localizado, probablemente, en el módulo de control del oscilador o en el propio núcleo del oscilador. Específicamente en el bloque de control de frecuencia y de ancho de pulso ó en los transistores M1, M6 y M11. Ello impidió caracterizar la matriz de 3x3, la cual define al campo receptivo. Además impidió caracterizar por completo la celda del oscilador. Éste sólo fue caracterizado parcialmente y los resultados son mostrados en la sección 5.4. Otra consecuencia de este fallo fue el impedimento para caracterizar la celda del píxel completo, celda que está indicada en la Figura 5-1.

La celda independiente de la neurona FGNMOS no está conectada al oscilador, por lo que fue posible hacer las mediciones correspondientes y éstas son presentadas en la sección 5.2.

Otra celda independiente que no está conectada al oscilador es la del fototransductor. Las mediciones respectivas son presentadas en la sección 5.3.

En las conclusiones de la sección 5.5 se proponen hipótesis de las posibles causas del fallo en el módulo de control del oscilador.

5.2.- Caracterización de la neurona FGNMOS

La descripción completa de su diseño fue dada en la sección 4.5.4 (Capítulo 4). La celda independiente de la neurona FGNMOS en el circuito fabricado consiste de lo siguiente:

- Ocho electrodos de entrada, formados por capas de Poly2 de $(2.4\mu\text{m})\times(2.4\mu\text{m})$. Estos son alimentados desde el exterior del chip por voltajes analógicos, variados en forma paramétrica. Estos voltajes de entrada son acoplados capacitivamente con la capa de Poly1, como fue descrito en el Capítulo 4.
- La capa de Poly1, (la cual no está flotando) está conectada al exterior del chip, a un nivel de CD identificado con la etiqueta VTADJ a través del PAD 5. Dicha entrada es controlada por un interruptor (transistor MSW).
- La *función de transferencia*, la cual es equivalente con la *función de activación* en el modelo de una neurona artificial, fue mostrada en la Figura 4-30 del Capítulo 4. Esta función establece un nivel de reset con VTADJ, como se muestra en la Figura 5-4.




Figura 5-4.- Secuencia de activación de las entradas a la neurona FGNMOS

La secuencia de activación de las entradas $V_{G1}, V_{G2}, \dots, V_{G8}$ es mostrada en la Figura 5-4. El nivel de reset en la salida es establecido con la entrada VTADJ, el cual es aplicado a la capa de Poly1 como fue descrito en el Capítulo 4, de acuerdo con la *función de activación* dada en la Figura 4-30.

El *Nivel analógico* de las entradas $V_{G1}, V_{G2}, \dots, V_{Gk}$ es el mismo para todas las entradas activadas al mismo tiempo. En otras palabras, a un tiempo, sólo determinado número de entradas es activada y lo está al mismo *Nivel analógico*. Además, este nivel analógico es variado en forma paramétrica, como se discutirá más adelante.

5.2.1.- Mediciones en el dominio del tiempo

El tipo de transistor FGMOS recibe su nombre, “transistor de compuerta flotante”, debido a que originalmente fue propuesto con la compuerta de Poly1 completamente flotante, esto es, sin otro tipo de acoplamiento directo más que su acoplamiento capacitivo con los electrodos de Poly2. Sin embargo, se descubrió que la carga almacenada en la compuerta flotante de Poly1 durante el proceso de fabricación, tiene un efecto importante sobre el voltaje de umbral V_{TH} en relación con el papel que este parámetro desempeña en los modelos preestablecidos del transistor. Sobre todo porque se desconoce la magnitud de la carga almacenada y porque su valor puede llegar a ser aleatorio entre distintas corridas de fabricación.

Como resultado de las razones expuestas en el párrafo anterior, recientemente surgió una propuesta de una variante del transistor FGMOS, es el “*transistor de compuerta casi-flotante*”. En la práctica es un dispositivo muy parecido al transistor MOS de cuatro terminales, drain, source, gate y substrato. La principal diferencia es que se fabrica con electrodos adicionales de Poly2, colocados sobre la capa de Poly1 y separados de ésta por una capa de oxido de silicio, lo cual da lugar a acoplamientos capacitivos. La capa de Poly1 es la compuerta del transistor. Con ésta se establece el canal del mismo transistor. La conexión externa a esta capa es usada con el propósito de establecer las condiciones de salida o punto de operación del transistor mediante un nivel de CD. Las señales de interés

entran a través de los electrodos de Poly2. Esto es ilustrado en las Figuras 4-27, 4-28 y 4-29 del Capítulo 4.

En la Figura 5-5 es presentada una medición del transistor FGNMOS. Todos los electrodos de entrada, de Poly2, están ajustados a 0.0V. Se aplica un pulso de VTADJ de 1.0V y una duración de 4.0s a la compuerta de Poly1 por medio del interruptor MSW. Después del pulso, es medido el potencial a la salida, en el nodo 2 (Figura 4-29, Capítulo 4).





Figura 5-5.- Comportamiento del potencial en la compuerta de Poly1


Después de terminado el pulso, la compuerta de Poly1 se conserva *casi-flotante*. Bajo las condiciones citadas se observa lo siguiente:

- Ante una entrada de 1.0V, la salida inicial es de aproximadamente 0.48V, después de lo cual la salida disminuye en el tiempo.
- Según la medición presentada en la Figura 5-5, el desempeño de la “neurona FGNMOS” es congruente con la función de transferencia obtenida por simulación y presentada en la Figura 4-30 (Capítulo 4).
- El tiempo que tarda en la salida en caer desde 0.48V (100%) hasta 0.03V (6%) es de 80s, aproximadamente, para esta neurona de ocho entradas.
- El potencial en la compuerta de Poly1 no se sostiene, de lo cual puede deducirse, en principio, que el interruptor MSW no es ideal en el sentido de que se tiene una corriente de fuga que aunque muy pequeña, permite que el potencial se descargue.

En las gráficas de la Figura 5-6 se presentan mediciones en el dominio del tiempo de la neurona FGNMOS en el nodo 2. Dichas mediciones fueron hechas bajo las condiciones descritas en base a la Figura 5-4 y con los datos indicados en las propias gráficas de la Figura 5-6.



(a)



(b)

Figura 5-6.- Respuesta de la neurona FGNMOS como función del número de entradas

En cada gráfica son indicadas las principales características de las gráficas:

- El nivel de *offset* en la respuesta es producido por el nivel de VTADJ introducido a través de la compuerta de Poly1. Este resultado es congruente con la función de transferencia obtenida por simulación y presentada en la Figura 4-30 (Capítulo 4). Donde el nivel de offset puede ser modelado por la ecuación 4-60 (Capítulo 4), mediante

$$V_{offset} = f_T = \begin{cases} 0 & \text{si } VTADJ \leq V_{TH} \\ \alpha_m \cdot VTADJ - V_{TH} & \text{si } VTADJ > V_{TH} \end{cases} \quad (5.1)$$

Siendo α_m una constante de proporcionalidad.

- Los intervalos indicados con la letra *F*, corresponden a tiempos en los que la compuerta de Poly1 se encuentra “casi flotando”, las entradas en los electrodos de Poly2 tienen un valor de 0.0V, mientras que el interruptor MSW está abierto.
- Con el símbolo Φ_{FG} se indican los valores de las sumas ponderadas. Dependiendo del número de entradas activadas es el valor obtenido de Φ_{FG} . Teóricamente su valor es dado por las ecuaciones 4.58 y 5.2.

$$\Phi_{FG} = \sum_{k=1}^8 (\gamma_k V_k) \quad (5.2)$$

- Al tiempo de ser activadas cada una de las entradas tienen un valor de 1.0V, como es indicado en las propias gráficas.

5.2.2.- Mediciones paramétricas

En una serie de ensayos, realizados con el formato de las presentadas en la Figura 5-6, se encontró que el nivel de voltaje de VTADJ más adecuado para polarizar el transistor FGNMOS es de 3.0V. Tomando en cuenta este valor se realizaron un conjunto de mediciones para obtener información parametrizada. Esta información es presentada en las gráficas de la Figura 5-7. Las gráficas pueden ser modeladas mediante la ecuación

$$V_{OUT} = V_{offset} + m_n \cdot \Phi_{FG} \quad (5.3)$$

Siendo m_n la pendiente paramétrica de las gráficas, la cual también es función del valor de las entradas.




Figura 5-7.- Respuesta de la neurona FGMOS en función del número de entradas

El parámetro es el valor de las entradas. Cada una de las gráficas de la Figura 5-7 corresponde a un valor de las entradas. Como se indicó anteriormente, si k entradas están activadas o encendidas, las k entradas tienen el mismo valor. En la Figura 5-7, dicho valor puede ser 1.0V, 1.5V, 2.0V etc., como se indica en la propia Figura.

En la Figura 5-7 es posible observar que las pendientes equivalentes de una gráfica a otra son distintas. Por ejemplo, en la gráfica correspondiente a las entradas $V_{G1} \dots V_{Gk} = 1.0V$ se tiene un incremento de 0.0636V por entrada, mientras que para la gráfica correspondiente a las entradas $V_{G1} \dots V_{Gk} = 3.0V$ se tiene un incremento por entrada de aproximadamente 0.213V.

Para encontrar la razón del desempeño reportado en el párrafo previo son necesarias condiciones adicionales de fabricación y quedará como una tarea pendiente.

5.2.3.- Φ_{FG} de salida contra Φ_{FG} de entrada

Considérese la siguiente notación:

$\Phi_{FGIN} \equiv$ Voltaje ponderado de entrada

$\Phi_{FGOUT} \equiv$ Voltaje ponderado de salida

El voltaje ponderado de entrada Φ_{FGIN} fue calculado usando la ecuación 5.4, la cual fue obtenida en el Capítulo 4.

$$\Phi_{FGIN} = \left(\frac{1}{11.724} \right) (V_{G1} + V_{G2} + \dots + V_{Gk}) + 0.02 \cdot VDD \quad (5.4)$$

El voltaje ponderado de salida Φ_{FGOUT} es resultado de las mediciones. En la Tabla 5-1 se aportan los datos para el caso $V_{G1} = V_{G2} = \dots = V_{Gk} = 1.0V$.

<i>Entradas activadas o encendidas</i>	Φ_{FGIN}	Φ_{FGOUT}
1	0.15129	0.035
2	0.23659	0.12
3	0.32188	0.1975
4	0.40718	0.27
5	0.49247	0.3275
6	0.57777	0.3925
7	0.66306	0.4525
8	0.74836	0.51

Tabla 5-1.- Entada y salida ponderada para $n \cdot V_{Gk} = n(1.0V)$




Figura 5-8.- Transferencia sináptica para $V_{Gk} = 1.0V$

Cualquier número de entradas n que sea activada o encendida, lo hará con un valor, cada una de (1.0V), como se indica en la Tabla 5-1.

La información contenida en las gráficas de la Figura 5-7 es de distinto tipo a la información presentada por las gráficas de las Figura 5-8 y 5-9.




Figura 5-9.- Transferencia sináptica para $V_{Gk} = 3.0V$

En ambas Figuras 5-8 y 5-9, la pendiente de las gráficas puede ser aproximada a 0.8 que corresponde a la pendiente de la función de transferencia del transductor, presentada en la Figura 4-30, (Capítulo 4).

5.3.- Fototransductor

Las condiciones de diseño fueron dadas en la sección 4.5.3 (Capítulo 4). Una de las características importantes de la respuesta es el nivel de offset que esta contenga. Este es importante por el acoplamiento con la siguiente etapa del sistema, el comparador. Otra característica de interés para los propósitos de esta tesis, es el rango dinámico en determinada ventana de tiempo. De acuerdo con el diseño, la salida esperada según la Figura 4-21 tiene un nivel de offset de 2.0V. En consecuencia, la ventana de salida para la señal es de 2.0V a 3.3V. Es importante que las simulaciones de la Figura 4-21 coincidan con las mediciones del circuito fabricado a fin de garantizar el desempeño adecuado del sistema. En las Figuras 5-10, 5-11 y 5-12 se presentan mediciones para distintos tiempos de integración.




Figura 5-10.- Respuesta del fototransductor para un tiempo de integración de 1.0ms

Aunque el tiempo de integración es importante, para el propósito de ésta tesis, es importante también que el efecto de inyección de carga sea mínimo. El efecto de inyección de carga normalmente se presenta al finalizar el periodo de integración ya que en ese tiempo el transistor de shutter MSHUT1 tiene que conmutar de encendido a apagado, y es debido a esta conmutación que se presenta el fenómeno de inyección de carga.




Figura 5-11.- Respuesta del fototransductor para un tiempo de integración de 3.0ms

Se puede observar en las Figuras 5-10, 5-11 y 5-12 que el efecto de inyección de carga es pequeño. Otro punto de interés es que el nivel de la señal al finalizar la integración, se mantenga con el fin de permitir la respuesta de los campos receptivos del tipo “centros ON de respuesta sostenida”.




Figura 5-12.- Respuesta del fototransductor para un tiempo de integración de 6.0ms

En la Figura 5-12 es posible observar que la respuesta del fototransductor, para un tiempo de integración de 6.0ms, alcanza el nivel de la fuente de alimentación a una potencia óptica de $400\mu\text{W}/\text{cm}^2$.

Para los fines propuestos en esta tesis, la respuesta obtenida por el fototransductor se considera aceptable ya que coincide con las condiciones del diseño.

5.4 Oscilador

Por una parte, las condiciones de diseño fueron dadas en la sección 4.5.6, (Capítulo 4). Por otra parte, como se indicó en la sección 5.1.1 (de éste Capítulo), en el circuito fabricado se presentó un fallo, ya sea en el módulo de control de frecuencia y de ancho de pulso, o en el núcleo del oscilador. El módulo de control se presenta de nuevo en la Figura 5-13.




Figura 5-13.- Módulo de control de frecuencia y de ancho de pulso

Las condiciones y datos de operación (CO) para el oscilador son dadas a continuación:

CO1 De acuerdo con la Figura 4-45, la ventana de salida útil en el nodo INOSC es de 0.5V a 2.0V aproximadamente, correspondiente a la entrada $V_{control}$, y de 0.85V a 2.5V correspondiente a la entrada V_{reset2} .

CO2 Con este intervalo alimentado a las fuentes de corriente del núcleo del oscilador (Figura 4-47), el oscilador opera en un intervalo de frecuencias desde 10Hz hasta 1kHz, aproximadamente según las simulaciones del Capítulo 4.

CO3 Las fuentes de corriente del núcleo del oscilador están formadas por los transistores M1, M6 y M11, de la Figura 4-47 (Capítulo 4).

CO4 Como se indicó en la introducción de éste Capítulo, en el chip fabricado no se tienen PADs para monitorear cada uno de los nodos del circuito de la Figura 5-13. Sin embargo, en función del desempeño final del oscilador es posible deducir uno de los nodos donde se encuentra parte del problema.

CO5 Como se ha indicado también anteriormente, en el circuito fabricado se cuenta con una entrada de una fuente de alimentación VDDOSC, diferente a VDD, la cual alimenta solamente al núcleo del oscilador. Sin embargo, tanto el BUFFER DIGITAL como el SUB-BLOQUE DE CONTROL, son alimentados por VDD. Esto se encuentra ilustrado en la Figura 4-43 del Capítulo 4.

CO6 Como se ha indicado además en la introducción de éste Capítulo, se tiene acceso a una celda completa e independiente del oscilador. En dicha celda se tiene acceso a los nodos VDDOSC, IN2BU2, INR y OUTOSC2.

CO7 El sistema fue diseñado para que todos los módulos operen con el nivel de voltaje de la fuente VDD, inclusive el núcleo del oscilador.

CO8 La condición para controlar el ancho de pulso es que el nivel de voltaje en la entrada INR sea mayor que el voltaje en la entrada IN2BU2.

CO9 Los intervalos de entrada útil para $V_{control}$ y V_{reset2} , como se muestra en la Figura 4-45 son de 1.0V a 2.8V y de 0.0 a 2.3V respectivamente, de acuerdo con la simulación.

Las condiciones bajo las cuales fueron realizadas las mediciones (CM) de la celda independiente del oscilador, y mediante las cuales fue detectado el problema, fueron las siguientes:

CM1 VDDOSC fue colocado al nivel de VDD0=3.3V y las entradas $V_{control}$ y V_{reset2} fueron barridos en la forma descrita en el punto número **CO8** de las condiciones de operación, en los intervalos respectivos citados en el punto número **CO9**. Sin embargo no se obtuvo respuesta del oscilador.

CM2 A continuación el nivel de VDDOSC fue disminuido gradualmente. Al nivel de 2.7V el oscilador empezó a operar con un pulso rectangular, con un ancho de aproximadamente 30% y a una frecuencia de 6.5kHz aproximadamente.

CM3 En la condición descrita en el punto anterior, fue posible controlar la frecuencia mediante $V_{control}$ en un 10% y el ancho de pulso en un 10% mediante V_{reset2} , alrededor de 6.5kHz, aproximadamente. Sin embargo, aunque la oscilación es estable, no son los resultados esperados porque no son las frecuencias de trabajo de una neurona o célula ganglionar. Como se ha indicado repetidamente, la operación adecuada de esta neurona se encuentra en el intervalo de 10Hz a 1kHz.

CM4 Para valores de $VDDOSC < 2.7V$, se tiene una oscilación con un pulso rectangular a frecuencias menores, sin embargo ya no se tiene control de la frecuencia mediante $V_{control}$ ni control sobre el ancho de pulso mediante V_{reset2} .

CM5 La medición realizada varando VDDOSC sobre el circuito fabricado se muestra en la Figura 5-14.




Figura 5-14.- Respuesta del oscilador en el nodo OUTOSC2

En la sección 4.5.6.2 (Capítulo 4) se asumió que la frecuencia de oscilación está determinada por las fuentes de corriente M1, M6 y M11.

Asumiendo que la dependencia de la frecuencia con la corriente es lineal de la forma

$$f(I_D) = \alpha_f \cdot I_D \quad (5.5)$$

En la ecuación 5.5 α_f es una constante de proporcionalidad. Si esta suposición es correcta es posible llevar a cabo un análisis de las tres regiones de operación del transistor [5.1] relacionándolo con el problema.

Región de triodo para un transistor PMOS.

$$I_D = \beta \left[(V_{SG} - V_{THP}) V_{SD} - \frac{V_{SD}^2}{2} \right], \quad V_{SG} \geq V_{THP} \text{ y } V_{SD} \leq V_{SG} - V_{THP} \quad (5.6)$$

Debido a que la ecuación 5.6 es válida para valores pequeños de V_{SD} su gráfica es aproximadamente lineal, razón por la cual, a esta región de operación del transistor se le conoce como región de triodo. Además, por la misma razón, no puede ser la ecuación que describa el comportamiento de la gráfica de la Figura 5-14.

Región de saturación del transistor PMOS

$$I_D = \frac{\beta}{2} (V_{SG} - V_{THP})^2, \quad V_{SD} \geq V_{SG} - V_{THP} \text{ y } V_{SG} \geq V_{THP} \quad (5.7)$$

Extrayendo raíz cuadrada de ambos lados se tiene la siguiente relación

$$\sqrt{I_D} = \sqrt{\beta} (V_{SG} - V_{THP}) \quad (5.8)$$

Asumiendo que el voltaje de compuerta V_G es constante se obtiene una dependencia lineal de la raíz cuadrada de la corriente respecto del voltaje V_{DDOSC} como se describe en la siguiente ecuación,

$$\sqrt{I_D} = \sqrt{\beta} (V_{VDDOSC} - V_G - V_{THP}) \quad (5.9)$$

Los datos de la gráfica en la figura 5-14 son analizados en la Figura 5-15 de acuerdo con la ecuación de la región de saturación en la forma de la ecuación 5.9, en el supuesto de que la ecuación 5.5 es correcta.




Figura 5-15.- Dependencia de la raíz de la frecuencia respecto de VDDOSC

El resultado de los datos presentados en la Figura 5-15 llevan a deducir que los transistores de las fuentes de corriente M1, M6 y M11 no se encuentran operando en la región de saturación ya que la gráfica no se describe con la ecuación (5.9).

Región de subumbral del transistor PMOS

$$I_{exp} = I_{D0} \cdot \frac{W}{L} e^{q(V_{SG} - V_{THP}) / N_0 \cdot kT} \tag{5.10}$$

Para $V_{SG} < V_{THP}$

$$\text{Log}(I_{exp}) = \text{Log}\left(I_{D0} \cdot \frac{W}{L}\right) + q(V_{SG} - V_{THP}) / N_0 \cdot kT \tag{5.11}$$

Como en el caso anterior, se puede suponer que V_G es constante para dejar la dependencia respecto de VDDOSC.

$$\text{Log}(I_{exp}) = \text{Log}\left(I_{D0} \cdot \frac{W}{L}\right) + q(V_{VDDOSC} - V_G - V_{THP}) / N_0 \cdot kT \tag{5.12}$$

De acuerdo con ésta última ecuación (5.12), la dependencia de $\text{Log}(I_{exp})$ respecto de V_{DDOSC} es lineal.

A continuación, en la Figura 5-16 se presentan los datos de la Figura 5-14, en forma logarítmica.




Figura 5-16.- Logaritmo de la frecuencia contra VDDOSC

Al graficarse en escala logarítmica los datos, se obtiene un comportamiento aproximadamente lineal, visto en la Figura 5-16. De las ecuaciones 5.5 y 5.12, se obtiene la relación que aproxima mejor la gráfica logarítmica referida.

$$\text{Log}(f) = \text{Log}(\alpha_f) + \text{Log}(I_{exp}) \quad (5.13)$$

$$\text{Log}(f) = mx + b \quad (5.14)$$

Donde $b = \text{Log}(\alpha_f) + \text{Log}\left(I_{D0} \cdot \frac{W}{L}\right) - \frac{q}{kT}(V_G + V_{THP})$ y $m = \frac{q}{kT}$

La variable independiente es $x = V_{DDOSC}$

La información que aporta la interpretación de los datos presentados en la gráfica de la Figura 5-16 junto con la ecuación 5.13, es importante puesto que es resultado de mediciones, como se ha dejado claro anteriormente. Dicha información, contenida en los

datos es que los transistores M1, M6 y M11 se encuentran operando en la región de subumbral.

Hasta este punto la presentación de resultados de las mediciones. La sección siguiente está dedicada a la discusión e interpretación de dichas mediciones.

5.5.- Discusión de resultados

Como primer punto se puede citar que los resultados obtenidos en las mediciones del transistor FGNMOS, responden con un alto grado de aproximación a lo requisitos establecidos en la etapa de diseño, en el Capítulo 4.

En lo que se refiere al acoplamiento entre los fototransductores con las entradas de la neurona FGNMOS, se tiene lo siguiente:

(1-A) Considérese que las salidas de los fototransductores, dadas en las Figuras 5-10, 5-11 y 5-12, se encuentran en el intervalo de 2.0V a 3.3V.

(1-B) De las Figuras 5-6 y 5-7 se observa que la neurona FGNMOS empieza a tener respuesta medible desde que las entradas tiene valores de 1.0V. Sin embargo los mejores resultados se obtienen a partir de que las entradas tienen 2.0V.

(1-C) Los resultados descritos en A y B juntos, son clave en el proyecto de prótesis de retina. Desde el punto de vista de la neurona biológica, es la sinapsis de cada una de las n dendritas (Figura 4-25-a).

(1-D) Por otra parte, se observa que el intervalo de salida de la neurona FGNMOS es de 1.5V a 3.3V. Dicho intervalo es mayor al intervalo de salida de los fototransductores. Esta observación es importante puesto que ambas salidas serán comparadas.

(1-E) Como se mencionó en el Capítulo 4 (sección 4.5.7.1), un módulo acoplador llamado MATCH-00 se colocó a la salida de la neurona FGNMOS con el fin de emparejar niveles de offset de la neurona y del fototransductor. Sin embargo, dado el resultado experimental obtenido en la salida de la neurona FGNMOS, resulta recomendable bajar el offset de salida del fototransductor para optimizar su desempeño. Esto último será para un trabajo futuro.

Un segundo punto es lo referente a las mediciones del fototransductor. Considérese la Figura 5-12.

(2-A) La potencia de iluminación de $400\mu W/cm^2$, de acuerdo con los resultados mostrados en el Capítulo 3, corresponde a una iluminación media a la longitud de onda de 470nm.

(2-B) Para la potencia óptica indicada en el punto anterior, la saturación se alcanza a 6.0ms aproximadamente. En términos biológicos esto equivale al tiempo de recuperación de la neurona.

(2-C) El tamaño del *periodo o región de muestreo*, es un parámetro relacionado con la frecuencia de operación de la neurona. Por ejemplo, periodos de muestreo de 1.0ms permiten frecuencias de operación superiores a 1.0kHz. Periodos de muestreo mayores a 50ms permiten frecuencias de operación menores a 20Hz.

(2-D) Un punto clave para la operación de las neuronas del tipo “*centro ON de respuesta sostenida*”, es que el nivel de voltaje alcanzado durante el tiempo de integración se mantenga al mismo nivel por lo menos durante un *periodo de muestreo* de 100ms. Este ha sido un requisito satisfecho, observado en las Figuras 5-10, 5-11 y 5-12.

(2-E) El desempeño del transistor de dummy, ha sido excelente para disminuir casi por completo el efecto de inyección de carga, permitiendo que el voltaje se sostenga al nivel alcanzado durante la integración. Esto también es observado en las Figuras antes citadas.

Finalmente las observaciones a las mediciones del oscilador. Tomando como base los datos acerca las mediciones (CM1 a CM5) y de la Figura 5-14, así como la información contenida en la Figura 5-16, se tienen los siguientes casos probables de fallo:

(3-A) La ventana de salida VINOSC del módulo de control se redujo significativamente en el circuito fabricado y al mismo tiempo desplazada hacia el tope VDD.

(3-B) Las fuentes de corriente formadas por M1, M6 y M11 se encuentran operando en la región de *sub-umbral*.

Los resultados de éxito del oscilador son las siguientes:

(4-A) Las oscilaciones son lo suficientemente estables para ser consideradas en su aplicación para prótesis de retina.

(4-B) En el intervalo de VDDOSC de 1.7V a 2.5V la frecuencia varía en el intervalo de 8Hz a 1.0kHz aproximadamente. Independientemente de que VDDOSC no está destinada a ser la entrada de control de frecuencia, con estos datos aportados, se demuestra que el oscilador puede trabajar a las frecuencias de operación de la célula ganglionar biológica en la retina.

5.6.- Referencias

[5.1].- CMOS Circuit Design, Layout, and Simulation. R. Jacob Baker, Harry W. Li and David E. Boyce. *Department of Electrical Engineering Microelectronics Research Center. The University of Idaho*. IEEE Press Series on Microelectronic Systems. Editorial Board, John B. Anderson, Editor in Chief. ISBN 0-7803-3416-7.

CAPITULO 6

CONCLUSIONES GENERALES

6.1 LAS APORTACIONES DEL TRABAJO

En este trabajo se desarrolló la arquitectura general de un sensor de imagen orientado hacia prótesis de retina. Entre las principales contribuciones se encuentran las siguientes:

- El concepto de *pulsado*. Este concepto busca emular la respuesta de una neurona llamada “*célula ganglionar*” en la retina mediante pulsaciones en forma de potenciales de acción. En este trabajo se propone reproducir estas pulsaciones sin el empleo de los convertidores analógico-digitaes y digitaes-analógicos convencionales presentes hoy en día en casi todas las interfases con el mundo real.
- El concepto de *probabilístico*. Este es el espíritu principal del trabajo de tesis. Busca incorporar, como en los sistemas biológicos, la naturaleza aleatoria de las señales bioeléctricas. Una revisión amplia dada en al Capítulo 1 del estado del arte, deja ver cómo la naturaleza aleatoria de las señales bioeléctricas es totalmente transparente para todos los seres vivos, incluso para los seres humanos, en el sentido de que se encuentra íntimamente ligada a las señales y sin embargo pasa casi desapercibida. Pero lo más importante es que el procesamiento en las distintas etapas de la vía óptica, empezando por la retina, es ejecutado mediante aproximaciones estadísticas sorprendentes, permitiendo a los seres vivos tomar decisiones en tiempo real mucho más complejas que cualquier máquina de la actualidad. Sin embargo, esta filosofía aún presenta serios desafíos, como ha quedado constatado en la etapa de diseño, Capítulo 4, y la parte de caracterización, Capítulo 5. El principal desafío estriba en que preferentemente debe ser un procesamiento analógico, como en los sistemas biológicos.
- Se han sentado fuertemente las bases del procesamiento analógico para neuronas pertenecientes a los campos receptivos “*centros ON de respuesta sostenida*” y “*centros ON de respuesta transitoria*”. En el segundo chip fabricado, mediante el empleo del transistor “dummy” en el módulo de fototransducción, se deja mostrada la factibilidad de los “*centros*

ON de respuesta sostenida". Esto es gracias a que el nivel alcanzado de la señal, durante el periodo de integración, se sostiene por un periodo de muestreo prolongado. Si bien, la salida del fototransductor no es la salida de la neurona, dicha propiedad se hereda en las etapas posteriores del procesamiento.

- Una tarea crítica durante la etapa de diseño fue proponer el módulo encargado de llevar a cabo el cálculo del “*gradiente promedio*” entre el píxel central y los ocho píxeles vecinos. Sin embargo esta tarea fue resuelta mediante un elemento novedoso en los años recientes, la “neurona FGMOS”. El nombre deriva del concepto de “Compuerta Flotante”, sin embargo, el tipo de dispositivo propuesto no es propiamente de Compuerta Flotante. No obstante lo anterior, no se trata en este punto de discutir el nombre sino los resultados. El cálculo del “*gradiente promedio*” fue aproximado mediante el “*promedio ponderado*” llevado a cabo por una “neurona FGNMOS de ocho entradas, con prometedores resultados como ha sido mostrado en las mediciones del Capítulo 5.

6.2.- TRABAJOS FUTUROS

Si bien se tienen resultados concretos, como se ha dejado constancia en el apartado anterior, quedan algunas tareas pendientes como las que se listan a continuación.

1 En el Capítulo 5 quedó constancia explícita de los problemas encontrados durante la caracterización del oscilador. Ello obliga a replantear la estrategia general.

- Antes de intentar construir un arreglo para la implementación de un Campo receptivo, se propone para un trabajo futuro, caracterizar nuevamente a través de una corrida de fabricación de MOSIS, cada uno de los módulos propuestos en la arquitectura del sistema.

- Analizar a nivel de diseño cada uno de los módulos que componen al oscilador hasta determinar el origen de las dificultades en las mediciones.

- Un módulo también fundamental dentro de la arquitectura es el comparador. Este circuito deberá ser caracterizado en un chip fabricado a futuro.

- De igual forma, cada uno de los circuitos de acoplamiento deberán ser caracterizados.

- En el mismo chip propuesto para su fabricación a futuro, acoplar algunos de los módulos y caracterizar el desempeño de dichos acoplamientos.

6.3.- PRODUCTOS PUBLICADOS Y CONGRESOS

[1].- Artículo Publicado en revista internacional

Title: Performance evaluation of an architecture for the characterization of photo-devices: design, fabrication and test on a CMOS technology.

Authors: G. Castillo-Cabrera , J. García-Lamont, M.A. Reyes-Barranca, J. A. Moreno-Cadenas and A. Escobosa-Echavarría.

Institutions: *Instituto Politécnico Nacional, ESCOM, Mexico City, Mexico; UAEH-CITIS, Carretera Pachuca-Tulancingo km. 4.5, Pachuca, Mexico; Centro de Investigación y de Estudios Avanzados del I.P.N., Electrical Engineering SEES, Av, Instituto Politecnico Nacional 2508, San Pedro Zacatenco, Mexico City, 07360 Mexico; dI.P.N. CINVESTAV, Electrical Engineering SEES, Av, Instituto Politecnico Nacional 2508, Mexico, City, Mexico.*

Journal: International Journal of Electronics. Vol. 98, No. 3, March 2011, 322–337.

[2].- Capitulo de Libro

Book Title: “ADVANCED IN PHOTODIODE” ISBN 978-953-307-163-3.

Publisher: INTECH: Open Access Publisher in the field of Science, Technology and Medicine. *Viena Austria.*

Chapter Title: Methodology for Design, Measurements and Characterization of Optical Devices on Integrated Circuits.

Authors: G. Castillo Cabrera. Jair Garcia Lamont, M. Alfredo Reyes Barranca.

Institutions:*Superior School of Computing (ESCOM), National Polytechnic Institute (IPN), Institute of Basic Science and Engineering, CITIS, Hidalgo State University, Electrical Engineering Department, SEES, CINVESTAV-IPN, Mexico.*

[3].- Congreso Internacional

Nombre del Congreso: 2008 5th International Conference On Electrical Engineering, Computing Science and automatic Control (CCE). Mexico, City, Mexico. November 12-14, 2008.

Título del Trabajo: Prototype chip and methodology for characterization of phototransistor and photodiodes.

Autores: Gelacio Castillo Cabrera, Mario Alfredo Reyes Barranca, Jair García Lamont, Luis Martín Flores Nava, Oliverio Arellano Cárdenas

Instituciones: ESCOM-IPN, CINVESTAV-IPN, Mexico D.F., Mexico Department of Electrical Engineering, CINVESTAV-IPN, México D.F., México. CITIS, Instituto de Ciencias Básicas e Ingeniería, Universidad Autónoma del Estado de Hidalgo., Méx.

[4].- Congreso Internacional

Nombre del congreso: 2009 6th International Conference On Electrical Engineering, Computing Science and Automatic Control (CCE).

Título del Trabajo: Performance Simulation of retinal partial operations in ON- and OFF-Centers.

Autores: Gelacio Castillo-Cabrera, Mario Alfredo Reyes-Barranca, Jair García-Lamont.

Instituciones: Escom-ipn, Cinvestav-ipn, México D. F., México. Department of Electrical Engineering, Cinvestav-ipn, México, D. F., México. Citis, Instituto de Ciencias Básicas e Ingeniería, Universidad Autónoma del Estado de Hidalgo, México.

Lugar y Fecha: Toluca, México, November 10-13, 2009.

ISBN: 978-1-4244-4689-6. IEEE Catalog Number CFP09827-CDR

[5].- Congreso internacional

Nombre del Congreso: 2010 7th Internacional Conference On Electrical Engineering, Computing Science and Automatic Control (CCE).

Título del Trabajo: Optical Characterization of integrated P+/N-Well/P-substrate and N-Well/P-substrate photo-device structures on CMOS technology.

Autores: Gelacio Castillo-Cabrera, Jair García-Lamont, M. Alfredo Reyes Barranca, J. Antonio Moreno Cadenas, Arturo Escobosa Echavarría.

Instituciones: ESCOM-IPN, CINVESTAV-IPN, México, D. F., México. CITIS, Instituto de Ciencias Básicas e Ingeniería, Universidad Autónoma del Estado de Hidalgo, México. Department of Electrical Engineering, CINVESTAV-IPN, México, D. F., México.

Lugar y Fecha: Tuxtla Gutierrez, Chiapas, México. September 8-10, 2010.

ISBN: 978-1-4244-7313-7.

SENSOR DE IMAGEN CMOS CON PROCESAMIENTO PULSADO PROBABILISTICO ORIENTADO
HACIA PRÓTESIS DE RETINA

APÉNDICE A

PARÁMETROS DE MOSIS
CORRIDA V03M
(Febrero a julio del 2010)

MOSIS WAFER ACCEPTANCE TESTS

RUN: V03M
TECHNOLOGY: SCN05

VENDOR: AMIS (ON-SEMI)
FEATURE SIZE: 0.5 microns

Run type: SKD

INTRODUCTION:

This report contains the lot average results obtained by MOSIS from measurements of MOSIS test structures on each wafer of this fabrication lot. SPICE parameters obtained from similar measurements on a selected wafer are also attached.

COMMENTS: SMSCN3ME06_ON-SEMI

TRANSISTOR PARAMETERS	W/L	N-CHANNEL	P-CHANNEL	UNITS
MINIMUM		3.0/0.6		
Vth		0.77	-0.89	volts
SHORT		20.0/0.6		
Idss		482	-274	
uA/um				
Vth		0.65	-0.87	volts
Vpt		13.0	-11.7	volts
WIDE		20.0/0.6		
Ids0		< 2.5	< 2.5	
pA/um				
LARGE		50/50		
Vth		0.67	-0.94	volts
Vjbkd		10.9	-11.8	volts
Ijlk		102.5	<50.0	pA
Gamma		0.49	0.56	
V^0.5				
K' (Uo*Cox/2)		58.4	-19.0	
uA/V^2				

Low-field Mobility 476.93 155.17cm^2/V*s

COMMENTS: Poly bias varies with design technology. To account for mask bias use the appropriate value for the parameter XL in your SPICE model card.

Design Technology

XL (um) XW (um)

SCMOS_SUBM (lambda=0.30)

0.10

0.00

SCMOS (lambda=0.35)

0.00

0.20

FOX TRANSISTORS	GATE	N+ACTIVE	P+ACTIVE	UNITS			
Vth	Poly	>15.0	<-15.0	volts			
PROCESS PARAMETERS	N+	P+	POLY	POLY2	M1	M2	UNITS
Sheet Resistance		83.1	104.1	23.2	1103	41.8	0.09
ohms/sq							
Contact Resistance	58.9	145.5	16.0		26.7		0.89
ohms							
Gate Oxide Thickness		141					
angstrom							
PROCESS PARAMETERS	M3	NPLY	N_W	UNITS			
Sheet Resistance		0.05	807	801	ohms/sq		
Contact Resistance	0.96				ohms		

COMMENTS: N\POLY is N-well under polysilicon.

CAPACITANCE PARAMETERS	N+	P+	POLY	POLY2	M1	M2	M3
N_W UNITS							
Area (substrate)	415	721	84		28	12	7
aF/um^2							92
Area (N+active)			2453		36	16	11
aF/um^2							

SENSOR DE IMAGEN CMOS CON PROCESAMIENTO PULSADO PROBABILISTICO ORIENTADO
HACIA PRÓTESIS DE RETINA

Area (P+active)				2357			
aF/um^2							
Area (poly)			869		60	15	9
aF/um^2							
Area (poly2)					57		
aF/um^2							
Area (metal1)						30	12
aF/um^2							
Area (metal2)							28
aF/um^2							
Fringe (substrate)	356	227		54	33	26	
aF/um							
Fringe (poly)					67	37	27
aF/um							
Fringe (metal1)					52	32	
aF/um							
Fringe (metal2)							53
aF/um							
Overlap (N+active)			182				
aF/um							
Overlap (P+active)			234				
aF/um							

CIRCUIT PARAMETERS

			UNITS
Inverters	K		
Vinv	1.0	2.06	volts
Vinv	1.5	2.33	volts
Vol	2.0	0.46	volts
Voh	2.0	4.51	volts
Vinv	2.0	2.52	volts
Gain	2.0	-16.53	
Ring Oscillator Freq.			
DIV256 (31-stg,5.0V)	106.82		MHz
D256_WIDE (31-stg,5.0V)	168.99		MHz
Ring Oscillator Power			
DIV256 (31-stg,5.0V)	0.46		uW/MHz/gate
D256_WIDE (31-stg,5.0V)	0.96		uW/MHz/gate

COMMENTS: SUBMICRON

V03M SPICE BSIM3 VERSION 3.1 PARAMETERS

SPICE 3f5 Level 8, Star-HSPICE Level 49, UTMOST Level 8

* DATE: Jul 6/10

* LOT: V03M

WAF: 0102

* Temperature_parameters=Default

.MODEL CMOSN NMOS

(LEVEL = 7

+VERSION	=3.1	TNOM	=27	TOX	=1.41E-8
+XJ	=1.5E-7	NCH	=1.7E17	VTH0	=0.6162345
+K1	=0.9246	K2	=-0.1089101	K3	=27.2615565
+K3B	=-9.4963817	W0	=1E-8	NLX	=1.000787E-9
+DVT0W =0		DVT1W	=0	DVT2W	=0
+DVT0	=0.8493296	DVT1	=0.3241503	DVT2	=-0.5
+U0	=459.0575002	UA	=1E-13	UB	=1.394833E-18
+UC	=4.839919E-13	VSAT	=1.987197E5	A0	=0.5925244
+AGS	=0.1275819	B0	=1.925212E-6	B1	=5E-6
+KETA	=-8.462738E-3	A1	=9.708605E-5	A2	=0.3
+RDSW	=1.072613E3	PRWG	=0.1042314	PRWB	=4.05832E-3
+WR	=1	WINT	=2.473362E-7	LINT	=9.173131E-8
+XL	=1E-7	XW	=0	DWG	=-6.675418E-9
+DWB	=2.447593E-8	VOFF	=-7.74456E-5	NFACTOR	=0.5570955
+CIT	=0	CDSC	=2.4E-4	CDSCD	=0
+CDSCB =0		ETA0	=3.076778E-3	ETAB	=5.035611E-3
+DSUB	=0.0476483	PCLM	=2.098986	PDIBLC1	=3.765104E-4
+PDIBLC2	=1.129309E-3	PDIBLCB	=0.0260611	DROUT	=3.567674E-5
+PSCBE1 =1.409157E10		PSCBE2	=2.802277E-9	PVAG	=0.0106634
+DELTA =0.01		RSH	=83.1	MOBMOD	=1

SENSOR DE IMAGEN CMOS CON PROCESAMIENTO PULSADO PROBABILISTICO ORIENTADO
HACIA PRÓTESIS DE RETINA

+PRT	=0	UTE	=-1.5	KT1	=-0.11
+KT1L	=0	KT2	=0.022	UA1	= 4.31E-9
+UB1	=-7.61E-18	UC1	=-5.6E-11 AT		=3.3E4
+WL	=0	WLN	=1	WW	=0
+WWN	=1	WWL	=0	LL	=0
+LLN	=1	LW	=0	LWN	=1
+LWL	=0	CAPMOD=2		XPART	=0.5
+CGDO	=1.82E-10	CGSO	=1.82E-10	CGBO	=1E-9
+CJ	=4.131883E-4	PB	=0.8386593	MJ	=0.4339073
+CJSW	=3.430713E-10	PBSW	=0.8	MJSW	=0.1894648
+CJSWG =1.64E-10	PBSWG	=0.8	MJSWG	=0.1894648	
+CF	=0	PVTH0	=-0.0467729	PRDSW	=188.2625219
+PK2	=-0.0599616	WKETA	=2.387558E-3	LKETA	=0.0355701)
*					
.MODEL CMOS PMOS (LEVEL	=	7
+VERSION	=3.1	TNOM	=27	TOX	=1.41E-8
+XJ	=1.5E-7	NCH	=1.7E17	VTH0	=-0.9152268
+K1	=0.553472	K2	=7.871921E-3	K3	=2.6842734
+K3B	=-0.2469301	W0	=5.866233E-7	NLX	=5.057577E-8
+DVTOW =0		DVT1W	=0	DVT2W	=0
+DVT0	=1.4134858	DVT1	=0.3588549	DVT2	=-0.1323389
+U0	=201.3603195	UA	=2.408572E-9	UB	=1E-21
+UC	=-1E-10	VSAT	=1.442893E5	A0	=0.7862206
+AGS	=0.0964655	B0	=6.485944E-7	B1	=0
+KETA	=-4.865785E-3	A1	=1.975808E-4	A2	=0.3373673
+RDSW	=3E3	PRWG	=-0.0261211	PRWB	=-0.0514556
+WR	=1	WINT	=2.757836E-7	LINT	=1.278007E-7
+XL	=1E-7	XW	=0	DWG	=-2.25981E-10
+DWB	=-2.30635E-8	VOFF	=-0.0717956	NFACTOR	=0.6520461
+CIT	=0	CDSC	=2.4E-4	CDSCD	=0
+CDSCB = 0		ETA0	=0	ETAB	=-0.2
+DSUB	= 1	PCLM	=2.4577256	PDIBLC1	=0.0307366
+PDIBLC2	=3.333441E-3	PDIBLCB	=-0.0395397	DROUT	=0.1941905
+PSCBE1 =1E8		PSCBE2	=3.377018E-9	PVAG	=0.0150076
+DELTA =0.01		RSH	=104.1	MOBMOD	=1
+PRT	=0	UTE	=-1.5	KT1	=-0.11
+KT1L	=0	KT2	=0.022	UA1	=4.31E-9
+UB1	=-7.61E-18	UC1	=-5.6E-11 AT		=3.3E4
+WL	=0	WLN	=1	WW	=0
+WWN	=1	WWL	=0	LL	=0
+LLN	=1	LW	=0	LWN	=1
+LWL	=0	CAPMOD=2		XPART	=0.5
+CGDO	=2.34E-10	CGSO	=2.34E-10	CGBO	=1E-9
+CJ	=7.200473E-4	PB	=0.870261	MJ	=0.4900775
+CJSW	=2.150749E-10	PBSW	=0.8247353	MJSW	=0.1810404
+CJSWG =6.4E-11	PBSWG	=0.8247353	MJSWG	=0.1810404	
+CF	=0	PVTH0	=5.98016E-3	PRDSW	=14.8598424
+PK2	=3.73981E-3	WKETA	=9.036892E-3	LKETA	=-8.662404E-3)
*					