...

- VLSILAB Cinvestav

Search
Vaya al Contenido

Menu Principal:

Personal

Personal académico

Dr. José Antonio Moreno Cadenas   
Investigador CINVESTAV 3A
Doctor en Ingeniería (1976)
Instituto Politécnico Nacional de Grenoble, Francia
Nivel SNI: 1
jmoreno@cinvestav.mx
Tel. 5747-3800 ext. 3785

Oficina:
Edificio de Computación (planta alta)
Laboratorio de Sistemas VLSI

Líneas de Investigación:
Diseño de sistemas VLSI
Lógica Difusa
Redes neuronales artificiales


Dr. Felipe Gómez Castañeda
Investigador CINVESTAV 3A
Doctor en Ciencias (1996)
Cinvestav-IPN

fgomez@cinvestav.mx
Tel. 5747-3800 ext. 6262

Oficina:
Edificio de Computación (planta alta)
Laboratorio de Sistemas VLSI

Líneas de Investigación:
Diseño analógico VLSI
Redes Neuronales Artificiales


Dr. Mario Alfredo Reyes Barranca
Investigador CINVESTAV-3C
Doctor en Ciencias (1998)
Nivel SNI: 1
e-mail: mreyes@cinvestav.mx
Tel. 5747-3800 ext. 3776

Oficina:
Edificio de Ingeniería Eléctrica 1
Oficina: 2-SEES

Líneas de Investigación:
Diseño de Circuitos Integrados Analógicos
Circuitos Integrados con Transistor MOS de compuerta flotante
Diseño de estructuras sensoras y actuadoras para MEMS

Cursos
Curso de Electrónica Digital, del primer cuatrimestre del Tronco Común del Departamento de Ingeniería Eléctrica
agosto-octubre: 30 horas.
 
Curso de Diseño de Circuitos Integrados I en el tercer cuatrimestre de la maestría de la SEES
enero-abril: 48 hrs.

Participación en Comisiones de Evaluación, Comités Técnicos y Comités Editoriales de Revistas
Convocatoria Conjunta para Proyectos de Investigación entre el Sistema de la Universidad de Texas (UT) y Conacyt, ConTex 2016 - 2017.

Banco Iberoamericano de Evaluadores en la Nube, Estímulo Fiscal a la Investigación y Desarrollo de Tecnología.

Fondo: FOSEC SEP-INVESTIGACIÓN BÁSICA
Convocatoria: CONVOCATORIA-2018-2
 
Revisor para la revista International Journal of Electronics, con el artículo: Design of 4-Bit ALU Using Full-Swing GDI Technique.
 
Revisor para la revista Journal of Low Power Electronics, con el artículo: A Multiple Input Floating Gate based ALU with a Feedback Loop for Digital Calibration.
 
Revisor para la revista Physical Science International Journal, con el artículo: Manufacturing and electrical characterization of MOS devices of ultrathin silicon dioxide layer.




 
Delegación Gustavo A. Madero, Código Postal 07360, México, D.F.
Tel: +52(55) 57473800 ext-3775
Regreso al contenido | Regreso al menu principal