...

- VLSILAB Cinvestav

Search
Vaya al Contenido

Menu Principal:

Others

Tesis dirigidas
Maestría
1986
Fernando Gregorio Nicolas Hernández, Diseño de un circuito de corrimiento NMOS con estandares tecnológicos para multiproyecto, CINVESTAV-IPN, 1986.
   
1986
José Trinidad Cruz Segovia, Diseño de un C.I. para Calculadora Científica Realizable en Multiproyecto, CINVESTAV-IPN, 29 de Abril de 1987.
 
1988
Alex Polo Velázquez, Desarrollo de Circuitos Digitales Usando el Compilador FIRST. CINVESTAV-IPN, 16 de Diciembre de 1988.
 
1993
María Concepción Ruiz Sánchez, Transferencia de llamada en radiotelefonía móvil celular basada en redes neuronales artificiales, CINVESTAV-IPN, 1993.
 
1994
Víctor Hugo Ponce Ponce, Diseño de Algoritmos de Control Basados en la Lógica Difusa, CINVESTAV-IPN, 25 de Mayo de 1994.
 
José Luis González Vidal, Procesador Básico de Multiplicación para Campos Finitos GF (2m) en un Dispositivo Lógico Programable, CINVESTAV-IPN, 30 de Mayo de 1994.
 
Luis Martín Flores Nava, Diseño de Sistemas Digitales Empleando Dispositivos Lógicos Programables (PLD's), CINVESTAV-IPN, 5 de julio de 1994.
 
Edmundo René Durán Camarillo, Circuitos CMOS en Modo de Corriente para Lógica Difusa, CINVESTAV-IPN, 8 de Julio de 1994.
 
Javier Rodriguez Colina, Diseño de un Amplificador Opercional Compensado en tecnología CMOS de 2 Micras, CINVESTAV-IPN, 8 de Diciembre de 1994.
 
1995
José Antonio Pineda Rodriguez, Adaptadores Digitales para Filtros de Onda con tecnología de Componentes Programables, CINVESTAV-IPN, 4 de Abril de 1995.
   
Francisco Javier Arce Ortiz, Celda Neuronal VLSI  para Almacenamiento Analógico Discreto, CINVESTAV-IPN, 30 de Mayo de 1995.
 
Fernando Hernández Rosales, Diseño Electrónico de un Controlador Difuso para un Sistema Móvil.  CINVESTAV-IPN, 11 de diciembre de 1995.
 
Juan José Raygoza Panduro, Diseño Electrónico de una Red Neuronal Artificial, CINVESTAV-IPN, 13 de Diciembre de 1995.
 
José Luis Calderón Osorno, Integrador Analógico VLSI para Red Neuronal Artificial, CINVESTAV-IPN, 13 de Diciembre de 1995.
 
Susana Ortega Cisneros, Reconocimiento de Patrones con un Sistema Electrónico de Arquitectura Neuronal, CINVESTAV-IPN, 14 de Diciembre de 1995.
 
1995
Juan Jesús Ocampo Hidalgo, Diseño de Circuitos CMOS de entrada para un Sistema de Inferencias Difusas,  CINVESTAV-IPN, 2 de Julio de 1997.
 
2000
Julio Cesar Sosa Savedra, Circuito CMOS Adaptativo basado en un Algoritmo de Aprendizaje Neuronal, CINVESTAV-IPN, 22 de Marzo de 2000.
 
Leopoldo Torres Hernández, Aproximación al modelado de la descarga electroestática en la compuerta de transistores MOS de potencia, CINVESTAV-IPN, 19 de Mayo de 2000.
 
2001
Raúl Jaime Pérez, Aproximación al modelado térmico de dispositivos tiristores mediante análogo eléctrico, CINVESTAV-IPN, 30 de Marzo de 2001.
 
2002
Yesenia Eleonor González Navarro, Circuitos Analógicos CMOS Fundamentales para Procesamiento Visual, CINVESTAV-IPN, 30 de Julio de 2002.
 
Alejandro Medina Santiago, Diseño Electrónico de un Sistema de Clasificación basado en Red Neuronal para Señales Analógicas, CINVESTAV-IPN, 30 de Julio del 2002.
 
Jesús Ezequiel Molinar Solís, Circuito Integrado Analógico CMOS con Arquitectura de Red Neuronal Celular,  CINVESTAV-IPN, 30 de Agosto de 2002.
 
Alfredo Núñez Cal y Mayor, Diseño Electrónico de un Sistema de Clasificación Difusa para Señales Analógicas, CINVESTAV-IPN, 9 de Septiembre de 2002.
 
2003
Luz Noé Oliva Moreno, Procesamiento de Señales Analógicas en un Circuito Integrado CMOS Basado en una Arquitectura Neuronal, CINVESTAV-IPN, 17 de Octubre de 2003.
 
Alvaro Anzueto Ríos, Reconocimiento de Escenas Visuales Empleando Precepción Difusa, CINVESTAV-IPN, 5 de Diciembre de 2003.
 
2004
José Antonio Medina Hernández, Algoritmos del modelo ARTMAP para la emulación de sistemas VLSI neuro-difusos,  CINVESTAV-IPN, 11 de Junio de 2004.
 
Omar Hernández Garnica, Ajuste de parámetros de polarización en circuitos analógicos CMOS utilizando dispositivos de compuerta flotante, CINVESTAV-IPN, 14 de Diciembre de 2004.
 
2006
José Luis Ochoa Padilla, Red neuronal celular en tecnología digital, CINVESTAV-IPN, 24 de Noviembre de 2006.
 
 
Sergio Garduza González, Red auto-organizativa de Kohonen en tecnología digital, CINVESTAV-IPN, 11 de Diciembre de 2006.
 
2007
Jesús Alonso Pastrana Sedeño, Uso y aplicaciones del transistor MOS de compuerta flotante con bajo voltaje y baja potencia, CINVESTAV-IPN, 13 de Diciembre de 2007.
 
2008
Martín García Coria, Reconocimiento de compuestos gaseosos basado en técnica neuro-estadística, CINVESTAV-IPN, 29 de Enero de 2008.
 
2009
Lizeth González Carabarín, Sistema analógico paralelo en tecnología CMOS para la solución del problema de asignación, CINVESTAV-IPN, 9 de Diciembre de 2009.
 
2014
Gerardo Marcos Tornez Xavier, Desarrollo en FPGA de un Emulador de Panel Fotovoltaico, CINVESTAV-IPN, 31 de Enero de 2014.

2015
José de Jesús Morales Romero, Sistema de Desarrollo de Redes Neuronales Celulares, CINVESTAV-IPN, Noviembre de 2015.


2016
Mario Alberto Gutiérrez Mondragón, Modelo no-lineal de Memristores basado en red neuronal artificial, CINVESTAV-IPN, 9 de Diciembre de 2012.
 
2018
Guillermo Nieto Hernández, Experimentación con redes neuronales pulsadas: Evaluación de capacidades computacionales, CINVESTAV-IPN, 13 de Septiembre de 2018.

2019
Erick Moreno Cuellar, Prototipo en FPGA de red neuronal con memristores, CINVESTAV-IPN, 3 de diciembre de 2019. Presentación_Examen.

Erik Jonatan Morales de la Rosa, Prototipo en FPGA de Emulador de Red Neuronal Pulsada, CINVESTAV-IPN, 16 de diciemmbre de 2019. Presentación_Examen.

2022
Luis Elias Salgado Solano, Aprendizaje en Máquina Aplicado a la Detección de Fallas Mecánicas, CINVESTAV-IPN, 5 de Diciembre de 2022. Presentación examen.


Doctorado
      
2000
Oliverio Arellano Cárdenas, Procesamiento y clasificación de señales utilizando lógica difusa, CINVESTAV-IPN, 14 de Diciembre de 2000.
     
2001
Herón Molina Lozano, Procesamiento y clasificación de señales utilizando redes neuronales, CINVESTAV-IPN, 21 de Noviembre de 2001.
 
2002
Jair García Lamont, Sensor óptico CMOS prototipo con procesamiento paralelo, CINVESTAV-IPN, 8 de Noviembre de 2002.
      
2005
Víctor Hugo Ponce Ponce, Sensor inteligente de imágenes en tecnología CMOS, con aplicaciones en robótica, CINVESTAV-IPN, 9 de Diciembre de 2005.
 
2006
Jesús Ezequiel Molinar Solís, Red neuronal celular programable en tecnología CMOS, CINVESTAV-IPN, 28 de Abril de 2006.
 
2008
Luz Noé Oliva Moreno, Sistema de procesamiento de señales para el análisis de información multidimensional, CINVESTAV-IPN, 24 de Junio de 2008.
 
Jesús de la Cruz Alejo, El transistor MOS de compuerta flotante como memoria no volátil en circuitos analógicos, CINVESTAV-IPN, 9 de Diciembre de 2008.
 
2009
Agustín Santiago Medina Hernández, Diseño analógico con el transistor MOSFET de compuerta flotante de entradas múltiples en un sistema de comunicaciones, CINVESTAV-IPN, 25 de Septiembre de 2009.
 
José Antonio Medina Hernández, Análisis de la dinámica de las redes neuronales celulares y su aplicación al procesamiento de imágenes, a la generación de patrones y al control de la navegación de un robot móvil, CINVESTAV-IPN, 10 de Diciembre de 2009.
 
2012
Yesenia Eleonor González Navarro, Componentes de un multiplicador vectorial con conversión A/D usando técnicas de diseño de sistemas mixtos CMOS, CINVESTAV-IPN, 19 de Octubre de 2012.

2017

2019
Gerardo Marcos Tornes Xavier, Aproximación de Respuesta No Lineal y Dinámica de un Memristor en Tecnología Digital, CINVESTAV-IPN, 29 de Octubre de 2019.

2020
Álvaro Anzueto Ríos, Análisis con Método Metaheurístico de Eventos Complejos, CINVESTAV-IPN, 14 de Diciembre de 2020. Presentación Examen. Código fuente desarrollado en Matlab de la tesis: Apéndice_A, Apéndice_B y Apéndice_C.


 
Delegación Gustavo A. Madero, Código Postal 07360, México, D.F.
Tel: +52(55) 57473800 ext-3775
Regreso al contenido | Regreso al menu principal